Вход |  Регистрация
 
 
Время электроники Понедельник, 24 сентября
 
 


Это интересно!

Новости


Обзоры, аналитика


Интервью, презентации

Ранее

Toshiba разработала новый SOI-техпроцесс для малошумящих РЧ-усилителей

Компания Toshiba сообщила о разработке технологического процесса полупроводникового производства TaRF10. Это очередное поколение фирменного техпроцесса TarfSOI (Toshiba advanced RF SOI), оптимизированного для изготовления малошумящих радиочастотных усилителей, используемых в смартфонах.

Everspin освоила коммерческий выпуск 40-нм магниторезистивной памяти STT-MRAM

Компания Everspin Technologies, специализирующаяся на выпуске микросхем магниторезистивной памяти ST-MRAM (Spin-Torque Magnetoresistive RAM), сообщила, что в минувшем квартале она получила первый доход, связанный с серийным выпуском 40-нанометровой памяти ST-MRAM.

В надежде вернуть заказы Apple компания Samsung разработает новый вариант упаковки чипов

По данным источника, компании Samsung Electronics разрабатывает новый вариант передового технологического процесса упаковки кристаллов в корпуса, рассчитывая вернуть заказы на однокристальные системы для мобильных устройств Apple. В 2016 году их перехватила компания TSMC.

Реклама

По вопросам размещения рекламы обращайтесь в отдел рекламы

Реклама наших партнеров

 

6 марта 2018

Imec и Cadence подготовили к передаче в производство первую 3-нм тестовую микросхему

Научно-исследовательский центр imec и компания Cadence Design Systems объявили о том, что результатом их продолжительного сотрудничества стала подготовка к передаче в производство первой в отрасли тестовой микросхемы, рассчитанной на изготовление по нормам 3 нм.

П

роект подготовлен в расчете на использование литографии в жестком ультрафиолетовом диапазоне (EUV) и иммерсионной литографии с длиной волны источника 193 нм (193i). Для проектирования были использованы программные пакеты Cadence Innovus Implementation System и Genus Synthesis Solution. В качестве тестового изделия специалисты Imec выбрали обычный 64-разрядный CPU. Они разработали специальную библиотеку стандартных элементов, рассчитанных на нормы 3 нм, и слой металлизации с шагом разводки 21 нм.

Источник: imecCadence

Комментарии

0 / 0
0 / 0

Прокомментировать







 

Горячие темы

 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2018 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты