Вход |  Регистрация
 
 
Время электроники Четверг, 23 января
 
 

Это интересно!

Ранее

Проектирование беспроводных систем цифрового вещания с использованием универсальных ПЛИС

В каждой цифровой системе связи есть модули, используемые в цифровых телевизионных передающих системах, например, модули кодирования и модуляции сигнала. Идентичность модулей позволяет переносить, слегка модифицировав, существующие схемы из одной системы в другую.

Проектирование ИС на основе учета разброса параметров

В статье рассматриваются причины и последствия разброса параметров элементов современных ИС, выполненных по технологическим нормам 90 нм и менее. Показано, что традиционные методики и средства разработки не позволяют в должной мере учесть это влияние, и определены направления развития этих систем, что позволит снизить риск неработоспособности проектируемых ИС и время их разработки.

Институт проектирования приборов и систем (университет Cadence): качество, стабильность, будущее

Вот уже 7 лет в Институте проектирования приборов и систем (ИППС) МИЭТ ведется подготовка специалистов для нужд микроэлектроники. В статье освещается современное состояние ИППС, планы Института, а также приводятся сведения о программных продуктах компании Cadence и их роли в учебном процессе Института. Современные САПР отличаются чрезвычайной сложностью, интеграцией и функциональностью. Эффективное освоение таких САПР как Cadence возможно только на базе специализированных учебно-научных комплексов, незамедлительно реагирующих на развитие средств САПР и микроэлектроники в целом.

 

15 мая

Маршрут проектирования микросхем серий 1890 и 1990. Часть 1

В статье рассматриваются маршрут и методики проектирования индустриальных микросхем серий 1890 и 1990 с технологическими нормами 0,5...0,18 мкм и числом транзисторов от десятков тысяч до десятков миллионов. Формализованы и подробно описаны все этапы работы: от составления технического задания до тестирования микросхем.





Вы можете скачать эту статью в формате pdf здесь.

Скрыть/показать html версию статьи
background image
98
П
Л
И
С
И
С
Б
И
С
www. elcp.ru
В статье рассматриваются маршрут и методики проектирования
индустриальных микросхем серий 1890 и 1990 с технологическими норма-
ми 0,5...0,18 мкм и числом транзисторов от десятков тысяч до десятков
миллионов. Формализованы и подробно описаны все этапы работы: от
составления технического задания до тестирования микросхем.
МАРШРУТ ПРОЕКТИРОВАНИЯ
МИКРОСХЕМ СЕРИЙ 1890 И 1990.
Часть 1
Сергей БоБков, заведующий отделом разработки высокопроизводительных систем, НИИСИ РАН
введение
На рынке существует целый ряд
компаний, таких как Synopsys, Mentor
Graphics, Cadence, предлагающих как
отдельные САПР, так и целые платфор-
мы, покрывающие весь маршрут проек-
тирования микросхем [1—5]. Эти САПР
являются универсальными и не учитыва-
ют особенностей проекта и некоторые
особенности технологии производства
микросхемы. Используя эти особенно-
сти можно получить существенно луч-
шие показатели проекта по всем пара-
метрам: быстродействие, потребление
питания, площадь кристалла, режимы
эксплуатации. Однако отход от имею-
щихся маршрутов проектирования
приводит к заметному увеличению сто-
имости проекта, времени проектирова-
ния, риска и может доходить до десят-
ков раз при глубокой модернизации
маршрутов. Цель работы — разработка
маршрута проектирования микросхем,
позволяющего создавать микросхемы
с заданными характеристиками, в неко-
торых случаях превышающих до 3 раз
характеристики микросхем, получае-
мых стандартными маршрутами про-
ектирования, при увеличении времени
проектирования не более чем в два
раза. В созданном маршруте микро-
схемы должны изготавливаться с тех-
нологическими нормами 0,5...0,18 мкм
и удовлетворять всем требованиям для
функционирования в жестких условиях
эксплуатации, которые характерны для
промышленных ЭВМ.
Этапы разраБотки микроСхем
Процесс разработки микросхем
можно разбить на следующие основные
этапы.
1. Формирование основных характе-
ристик микросхемы (разработка ТЗ).
2. Разработка архитектуры микросхе-
мы, создание ее программной модели.
3. Разработка
поведенческой
модели.
4. Создание тестового программно-
го обеспечения (ПО), включая систем-
ное программное обеспечение.
5. Разработка логической модели
уровня RTL, верификация модели.
6. Уточнение технологии произ-
водства микросхем, выбор библиотек,
IP-блоков (функционально законченных и
полностью специфицированных блоков),
оптимизация архитектуры микросхемы.
7. Создание принципиальной элек-
трической схемы на уровне транзисто-
ров (логический синтез, разработка
заказных узлов).
8. Топологическое проектирование:
размещение заказных блоков и библио-
течных элементов, построение дерева
синхронизаций, трассировка цепей,
верификация проекта.
9. Тестирование изготовленных кри-
сталлов и микросхем. Коррекция про-
екта (при необходимости). Проведение
испытаний микросхем и окончательное
определение их параметров.
Некоторые указанные выше этапы
проектирования могут отсутствовать.
Например, если создается микросхема,
функционально подобная известной, но
с другими характеристиками, отсутству-
ет этап 2; в ряде случаев не требуется
этап 3. Оригинальность маршрута проек-
тирования микросхем заключается, пре-
жде всего, в специфике и порядке про-
ектирования на каждом из выделенных
этапов, цикличности повторения ряда
процедур, включении некоторых проце-
дур для достижения требуемых характе-
ристик, выборе систем проектирования,
включая разработку собственных.
маршрут и методика
проектирования микроСхем
Рассмотрим поэтапно основные
положения предлагаемого маршрута
проектирования.
Формирование основных характе-
ристик микросхемы (разработка ТЗ).
Разработка технического задания вклю-
чает формирование основных характе-
ристик микросхемы в соответствии с
потребностями рынка или требованиями
заказчика, а также условиями эксплуа-
тации; оценку сложности микросхемы,
топологических норм, требуемого тесто-
вого программного обеспечения; оценку
времени проектирования и маршрута
проектирования, необходимости покупки
или разработки САПР; обоснование тре-
буемых аппаратных и людских ресурсов.
Как показал опыт создания нескольких
десятков сложных микросхем (с числом
транзисторов десятки тысяч — десятки
миллионов) успех создания микросхемы
во многом зависит от продуманности
маршрута проектирования и жесткому
его следованию на протяжении всего
проектирования. В маршруте проектиро-
вания должны быть определены не толь-
ко требуемые программные пакеты про-
ектирования, но и их версии. Изменение
маршрута проектирования должно про-
ходить установленным порядком, а не
по ходу проектирования микросхем.
Как было сказано выше, эффективность
маршрута проектирования может быть
повышена его ориентацией под выделен-
ный класс задач и используемые техноло-
гические нормы. Однако при охвате про-
цесса разработки микросхем различной
сложности, как правило, маршрут имеет
несколько ветвей. Выбор же конкретной
ветви проектирования происходит в про-
цессе проектирования в зависимости от
получаемых характеристик проекта. На
этом же этапе необходимо определить
ближайшие аналоги разрабатываемой
микросхемы, чтобы использовать имею-
щийся опыт выполнения работ, а также
определить в существующих микро-
схемах наиболее удачные технические
решения с целью их дальнейшего раз-
вития.
Разработка архитектуры микросхе-
мы, создание ее программной моде-
ли. Разработка архитектуры микросхе-
мы является сложным итерационным
background image
П
Л
И
С
И
С
Б
И
С
99
Электронные компоненты №5 2008
процессом. Для примера, разработка
64-разрядного суперскалярного микро-
процессора с известной архитектурой
на Западе оценивается суммой не более
100 млн. долл., а разработка современ-
ного высокопроизводительного микро-
процессора с новой архитектурой — от
сотен миллионов до миллиардов долл.
На данном этапе в рассматривае-
мом маршруте проектирования проис-
ходит разработка базовой архитектуры,
которая на последующих этапах может
корректироваться и оптимизироваться.
Оптимизация архитектуры выполняется
на нескольких уровнях: на поведенче-
ской модели, на логической модели, на
системных и пользовательских програм-
мах, на этапах создания принципиаль-
ной электрической схемы и топологиче-
ского проектирования.
Поведенческая модель позволяет
оптимизировать базовые архитектур-
ные решения.
Логическая модель (RTL-модель)
определяет основные характеристи-
ки микросхемы и, тем самым, позво-
ляет определить критические узлы и
несбалансированность архитектурных
решений. Для выявления недостатков
архитектуры при компьютерном моде-
лировании требуются многие часы
функционирования высокопроизводи-
тельных компьютеров. Скорость выпол-
нения инструкций микропроцессора
1890ВМ5Ф на RTL-модели составляет
примерно 300…400 инструкций/с, в
то время как для поведенческой моде-
ли (С-модель, покомандная) — 10 млн.
инструкций/с. Данные получены на опе-
рации загрузки операционной системы
(ОС) Linux на компьютере Pentium IV
с частотой 3,2 ГГц. Такая скорость не
позволяет в разумное время проектиро-
вания проверить различные варианты
архитектурных решений на логической
модели. В созданном маршруте проек-
тирования оптимизация архитектуры на
уровне логической модели осуществля-
ется на тестовых платах, функционально
подобным платам с разрабатываемой
микросхемой, где вместо разрабаты-
ваемой микросхемы устанавливаются
микросхемы FPGA — микросхемы про-
граммируемые пользователем. Такой
подход позволяет оперативно не только
отлаживать логическую модель, но и
проверить и оптимизировать различные
архитектурные решения. При этом часто-
та функционирования микросхем FPGA
не намного уступает частоте функциони-
рования разрабатываемой микросхемы,
а в ряде случаев эти частоты совпадают.
Так микросхема FPGA на тестовой плате
для разработки контроллера Ethernet
10/100 Мб/с 1890ВГ3Т и 1990ВГ3 функ-
ционировала на той же частоте, что и
сама микросхема, а микросхема FPGA
тестовой платы для создания 350 МГц
микропроцессора 1890ВМ5Ф функцио-
нировала на частоте 24 МГц.
Эффективная разработка микросхем
с новой архитектурой невозможна без
моделирования с соответствующим
системным и прикладным программ-
ным обеспечением. Например, для раз-
работки микросхем графического кон-
троллера 1890ВГ10Т и 1890ВГ14Т [6-8]
был создан специализированный стенд,
позволяющий выполнять реальные
пользовательские программы на теку-
щей версии модели микросхемы, что
позволило дополнительно оптимизиро-
вать архитектуру микросхем и поднять
производительность. За счет оптимиза-
ции архитектуры на этом этапе произво-
дительность микросхемы 1890ВГ10Т была
поднята почти в 2 раза, а микросхемы
1890ВГ14Т в 3 раза. Производительность
микросхемы 1890ВГ14Т, изготовлен-
ной с технологическими нормами
0,35 мкм соответствует производитель-
ности западных микросхем, изготов-
ленных с технологическими норма-
ми 0,18...0,25 мкм. На этапе разработки
архитектуры также определяются функ-
циональные узлы, которые должны быть
разработаны заказным путем. Перечень
заказных узлов может быть уточнен при
создании логической модели микросхемы.
На этапах создания принципиальной
электрической схемы и топологическо-
го проектирования может оказаться, что
некоторые цепи имеют слишком боль-
шую нагрузку или некоторые операции
требуют слишком большое число логи-
ческих элементов. Оптимизация микро-
архитектуры на этих этапах позволяет
поднять быстродействие до десятков
процентов, потребление питания и пло-
щадь кристалла могут быть снижены на
единицы процентов. Для микропроцес-
сора 1890ВМ5Ф на данном этапе удалось
поднять быстродействие почти в полто-
ра раза за счет незначительной оптими-
зации логической модели, позволившей
уменьшить число логических элементов
на критических функциях и уменьшить
длину трасс на кристалле на критиче-
ских путях. Было проведено несколько
десятков итерационных процессов для
данной микросхемы.
Разработка поведенческой моде-
ли. Разработка поведенческой модели
имеет несколько задач. На первом этапе
разработки микросхемы поведенческая
модель необходима для оптимизации
архитектуры микросхемы. Особую зна-
чимость модель имеет для параллель-
ной с разработкой микросхемы разра-
ботки программного обеспечения.
В созданной методике проектирова-
ния поведенческая модель также важна
для тестирования логической модели
микросхемы. На всем пути проектиро-
вания микросхемы происходит посто-
янное сравнение функционирования
background image
100
П
Л
И
С
И
С
Б
И
С
www. elcp.ru
background image
П
Л
И
С
И
С
Б
И
С
101
Электронные компоненты №5 2008
логической и поведенческой моделей.
Модели проектируются независимыми
коллективами разработчиков и, следо-
вательно, вероятность одинаковых оши-
бок мала. Созданные средства проек-
тирования позволяют на каждом такте
процесса моделирования сравнивать
состояния всех регистров поведенче-
ской и логической моделей. При наличии
различий состояний регистров делается
соответствующее оповещение для поис-
ка ошибки. Особую эффективность такая
методика показала при создании слож-
нофункциональных микросхем. При соз-
дании суперскалярного 64-разрядного
микропроцессора 1890ВМ5Ф такой под-
ход позволил выявить свыше 30% оши-
бок, сделанных в логической модели.
Создание тестового программного
обеспечения (ПО), включая системное
программное обеспечение. С ростом
объема микросхемы трудоемкость раз-
работки тестового ПО растет существен-
но быстрее трудоемкости разработки
аппаратной части, где при хорошо струк-
турированном проекте зависимость
близка к линейной, и особенно высока
для сложнофункциональных микросхем.
Трудоемкость создания тестового ПО для
таких микросхем может превышать тру-
доемкость всей аппаратной разработки.
При создании 64-разрядного суперска-
лярного микропроцессора 1890ВМ5Ф
трудоемкость создания тестового ПО
превысила в 1,5 раза трудоемкость раз-
работки аппаратной части, несмотря
на то, что с аппаратной точки зрения
проект микропроцессора достаточно
сложный. В данном микропроцессоре
целый ряд узлов создавался по мето-
дике заказного проектирования (сум-
марный объем заказных узлов составил
около 300 тысяч транзисторов), исполь-
зовалась динамическая логика, разра-
батывались специальные библиотечные
элементы, а общий объем микропро-
цессора составил 27 млн. транзисторов.
Разработанный маршрут создания тесто-
вого ПО опробован при проектировании
более 20 микросхем серий 1890 и 1990 и
является частью общего маршрута про-
ектирования микросхем данных серий,
однако данный маршрут достаточно
универсален и может использоваться
для проектирования других микросхем.
Тестовое ПО в данном маршруте должно
разрабатываться независимыми коллек-
тивами разработчиков. Опыт разработки
показал, что менее квалифицированный
разработчик, пишущий независимые
тесты, может найти больше ошибок, чем
более квалифицированный разработ-
чик, разработавший соответствующий
аппаратный узел. Современные цифро-
вые микросхемы имеют сотни и тысячи
регистров, поэтому, число состояний и
условий функционирования таково, что
полное тестирование требует годы рабо-
ты высокопроизводительной аппарату-
ры. Именно поэтому в настоящее время
избежать ошибок очень сложно. Так,
микропроцессор PENTIUM 4 по данным
на апрель 2005 г. [9] имел более 100 оши-
бок и несоответствий в документации, из
них не исправлено 49, не будут исправ-
ляться 40, не известны пути обхода 22.
Выделение области применения позво-
ляет сократить число возможных состоя-
ний микросхем и максимально полно их
протестировать. Другой путь к снижению
ошибок — создание минимально воз-
можной функциональности аппаратуры
и операционной системы, достаточной
для реализации и функционирования
сервисов безопасности. Это позволит
наиболее полно провести всестороннее
тестирование и обеспечит возможность
неформального доказательства коррект-
ности функционирования.
Тесты, необходимые для разработки
микросхемы, можно разбить на 4 группы:
тесты функционального контроля, серти-
фикационные тесты, тесты для отбраков-
ки кристаллов и микросхем, и тесты для
испытаний и периодического контроля.
Наиболее сложными являются тесты
функционального контроля. Во всех
тестах функционального контроля долж-
ны быть предусмотрены автоматический
контроль выполнения тестов с записью
полного состояния микросхемы в случае
сбоя, возможность пошагового выполне-
ния тестов, выдача (сохранение на диске)
состояний микросхемы в запрашивае-
мые моменты времени. В разработанном
маршруте должны быть созданы следую-
щие тесты функционального контроля.
1) Архитектурные тесты, то есть
тесты, проверяющие соответствие моде-
ли разрабатываемой архитектуре.
2) Тесты всех отдельных функцио-
нальных узлов, позволяющие хотя бы
один раз изменить состояние каждо-
го разряда регистра или ячейки памя-
ти с единицы на ноль и наоборот, и
выполнить соответствующую функцию.
Например, для проверки памяти долж-
ны быть применены тесты «бегущая»
единица, когда во всю память записы-
ваются нули, а затем побитно записыва-
ется и считывается единица; «бегущий»
ноль (обратный тест); шахматный код
(чередуются единицы и нули) и пр. Эти
тесты достаточно хорошо проверяют
функционирование узла, но они не про-
веряют взаимодействие узлов между
собой. Для эффективного выполнения
этой группы тестов необходимо иметь
достаточно мелкое разбиение проек-
та на функциональные узлы. В случае
если число состояний требует слишком
длительное тестирование, узел должен
быть разбит на более мелкие части.
Например, если тестирование АЛУ
(арифметико-логического устройства)
требует времени больше отведенного,
background image
102
П
Л
И
С
И
С
Б
И
С
www. elcp.ru
background image
П
Л
И
С
И
С
Б
И
С
103
Электронные компоненты №5 2008
должны тестироваться отдельно сумма-
тор, умножитель и т.д.
3) Тесты взаимодействия узлов.
Должны быть протестированы соседние
функциональные узлы (обратный про-
цесс в рассмотренном выше примере
разбиения АЛУ). Если устройство слож-
ное, должно быть создано несколько
иерархий взаимодействия узлов. Число
иерархий и разбиение на узлы должно
определяться отведенным временем
тестирования.
4) Тестирование всего устройства в
целом. Должны быть созданы тесты, про-
веряющие взаимодействие всех узлов
модели и функционирование микросхе-
мы в целом.
5) Тесты взаимодействия модели
микросхемы с внешними устройствами.
Должна быть протестирована работа
микросхемы с микросхемами окружения
и внешними устройствами. Для возмож-
ности данного тестирования должны быть
соответствующие модели окружения.
Часть поведенческих моделей предостав-
ляют компании, производящие микросхе-
мы или внешние устройства. Например,
практически все компании, производящие
микросхемы памяти размещают модели
на своих сайтах в интернете. На рисун-
ке 1 для примера показано разбиение
тестирования микросхемы графического
контроллера 1890ВГ10Т. Для наглядности
на рисунке не приведено разбиение ниж-
него уровня модели 1890ВГ10Т.
6) Соответствие логической модели
поведенческой. Результаты (состояния
регистров) тестирования поведенче-
ской модели и модели уровня RTL долж-
ны совпасть.
7) Случайные тесты. Должен быть
создан генератор случайных инструк-
ций. Генератор случайным образом гене-
рирует последовательность разрешен-
ных инструкций, которые поступают на
тестируемое устройство и выполняются
им. Данный вид теста показал очень
высокую эффективность для сложно-
функциональных микросхем, таких как
микропроцессор 1890ВМ5Ф. После
прохождения всех предыдущих тестов
в данном микропроцессоре случайные
тесты продолжали выявлять ошибки в
логической модели. Тест можно одно-
временно запускать на десятках и сотнях
компьютеров и, тем самым, многократ-
но ускорять процесс тестирования (для
тестирования 1890ВМ5Ф использовался
64-процессорный кластер и несколько
десятков отдельных персональных ком-
пьютеров, то есть, достигнуто стократ-
ное ускорение тестирования).
8) Тестирование на аппаратном уско-
рителе (при наличии). Современные
аппаратные ускорители стоят сотни
тысяч — единицы миллионов долла-
ров в зависимости от типа и конфи-
гурации. Это удобный инструмент для
отладки логической модели с развитыми
средствами диагностики, визуализации,
поиска ошибок. Однако не всегда удает-
ся протестировать модель микросхемы
с полным ее окружением из-за отсут-
ствия полноценных моделей окружения.
Для снижения стоимости разработки в
силу ограниченности ресурсов в марш-
руте тестирования микросхем серии
1890 данное тестирование использу-
ется только для микропроцессоров и
контроллеров объемом свыше 1 млн.
транзисторов. Опыт разработки пока-
зал, что данный вид тестирования может
рассматриваться как дополнительный,
т.к. все ошибки, выявляемые данным
Рис. 1. Схема тестирования взаимодействия внутренних узлов микросхемы 1890ВГ10Т и ее взаимодей-
ствия с внешними устройствами
background image
104
П
Л
И
С
И
С
Б
И
С
www. elcp.ru
инструментом, как правило, могут быть
найдены и другими средствами. Тем не
менее, ускорители позволяют иногда в
несколько раз сократить время выявле-
ния некоторых ошибок.
9) Загрузка на моделях микросхем
операционных систем (ОС) типа Unix и
ОС реального времени для микропро-
цессоров или соответствующих драй-
веров для контроллеров. Выполнение
прикладных задач. Процесс загрузки
ОС на логической модели, выполняе-
мый самыми высокопроизводительны-
ми компьютерами, может составлять от
нескольких дней до нескольких недель в
зависимости от сложности проекта, что
не позволяет проводить эффективную
отладку логической модели. Это связа-
но с последовательностью выполнения
всех операций. Для распараллеливания
этой функции в маршруте проектирова-
ния процесс загрузки разбит на отдель-
ные кванты времени, каждый из которых
выполняется на отдельном компьютере.
Начальное состояние микросхемы для
каждого кванта времени определяется
выполнением соответствующей загруз-
ки на поведенческой модели (это одна
из причин, почему должно быть полное
соответствие поведенческой и логиче-
ской моделей). Таким образом, после
исправления ошибки можно запустить
параллельно работающие компьютеры,
а время всей загрузки ОС будет опреде-
ляться только выделенным квантом вре-
мени.
10) Тестирование модели микро-
схемы на стенде с использованием
микросхем FPGA. Необходимо создать
прототип микросхемы на базе програм-
мируемых пользователями микросхем
FPGA и провести тестирование прототи-
па под операционной системой с реаль-
ными пользовательскими программами.
Данный вид тестирования может увели-
чить срок разработки микросхемы до
полугода (прежде всего, для простых
проектов объемом десятки–сотни тысяч
транзисторов), однако для промышлен-
ных ЭВМ главным критерием является
надежность работы. Тестирование же
прототипных плат с микросхемами FPGA
на прикладных задачах в выделенной
области применения приводит к наибо-
лее эффективному выявлению ошибок
на заданных задачах и, соответственно,
к повышению надежности функциони-
рования аппаратуры на этих задачах. В
рамках данного тестирования необхо-
димо повторно выполнить архитектур-
ные тесты и тесты всех функциональных
узлов, произвести загрузку операци-
онных систем типа Linux и ОС реаль-
ного времени, выполнить возможные
прикладные программы, прежде всего
программы заказчика. Современные
микросхемы FPGA позволяют загру-
жать проекты микросхем объемом до
нескольких десятков миллионов тран-
зисторов. Микропроцессор 1890ВМ5Т,
имеющий объем 27 млн. транзисто-
ров, может загрузиться в одну микро-
схему FPGA компании Altera Stratix II
EP2S180F1020. Это очень эффективное
тестирование, однако, для каждой
микросхемы приходится разрабатывать
свои технологические платы — про-
тотипы требуемых плат. На первый
взгляд данное тестирование приводит
к заметному повышению трудоемкости
и увеличению времени проектирования
(как отмечалось выше, может достиг-
нуть полугода). Однако, при создании
практически всех микросхем серии
1890, данное тестирование позволяло
найти ошибки, которые привели бы к
необходимости повторного запуска
изготовления кристаллов. В конечном
итоге создание тестовых плат привело
к сокращению стоимости проектов без
увеличения времени проектирования.
11) Тестирование заказных и анало-
говых узлов. Достижение соответствия
функционирования данных узлов пове-
денческим моделям.
12) Тестирование модели микросхемы
транзисторного уровня после тополо-
гического проектирования. Смешанное
моделирование при наличии заказных
и аналоговых узлов. Эти тесты готовятся
на базе ранее подготовленных архи-
тектурных тестов и тестов внутренних
узлов, взаимодействия разрабатывае-
мой микросхемы с микросхемами окру-
жения. Основная задача данных тестов
состоит в достижении соблюдения всех
временных параметров функциониро-
вания микросхемы после перехода на
транзисторный уровень и появления
паразитных элементов. Для достижения
требуемых параметров иногда прихо-
дится возвращаться к изменению логи-
ческой модели микросхемы. Смешанное
моделирование, в силу больших затрат
времени на осуществление, не позво-
ляет провести детальное тестирование,
однако во всех разработанных микро-
схемах серии 1890 с аналоговыми и
заказными блоками без такого тестиро-
вания в проекте остались бы ошибки.
13) Тестирование кристаллов и микро-
схем. Используется модернизированный
(сокращенный) комплект тестов, создан-
ный при разработке модели. Особую
значимость приобретает выполнение
системного и прикладного программно-
го обеспечения на созданных микросхе-
мах. Весьма эффективным тестированием
является тестирование микросхем сто-
ронними организациями. Такое тестиро-
вание можно разделить на сертификаци-
онное, то есть соответствие стандартам,
и на уровне пользовательских задач.
Сертификационные тесты должны
максимально возможно поставляться
сторонними организациями, имеющие
соответствующие права и лицензии.
В ряде случаев приходится покупать
дополнительное оборудование и ПО
для выполнения тестирования.
Тесты для отбраковки кристаллов и
микросхем направлены на поиск воз-
можных дефектов при их изготовлении.
Различают следующие средства тести-
рования: проверка массивов логических
блоков, проверка массивов памяти, про-
верка аналоговых блоков [10]. Основная
задача средств тестирования это выяв-
ление максимального количества техно-
логических дефектов. При этом необхо-
дима минимизация площади элементов
тестирования и самого времени тести-
рования.
Литература
1. Евтушенко Н., Немудров В., Сырцов И.
Методология проектирования систем на
кристалле, основные принципы, методы, про-
граммные средства//Электроника, № 6, 2003.
2. Galaxy Design Platform, www.synopsys.
com/products/solutions/galaxy_platform.html, 8
мая, 2006.
3. Discovery Verification Platform, www.
synopsys.com/products/solutions/discovery_
platform.html, 18 июня, 2006.
4. ENCOUNTER DIGITAL IC DESIGN PLATFORM,
Data Sheet, www.cadence.com/brochures/
encounter_brochure.pdf, 2005.
5. INCISIVE FUNCTIONAL VERIFICATION
PLATFORM, Data Sheet, www.cadence.com/
brochures/incisive_platform.pdf, 2005.
6. Бобков С.Г., Евлампиев Б.Е. Схема тести-
рования высокочастотных блоков одно-
кристального графического контроллера.
Научная сессия МИФИ-2003//Сборник науч-
ных трудов. В 14 томах. Том 1. Автоматика.
Электроника. Электронные измерительные
системы. М.: МИФИ, 2003. с.173—174.
7. Аряшев С.И., Бобков С.Г., Грузинова Е.В.,
Евлампиев Б.Е., Корниленко А.В., Сивакова Т.В.
Разработка микросхемы графического
ускорителя с использованием ПЛИС FPGA
Altera. 3-я научно-техническая конференция,
г. Пушкинские горы, 2001 г.//Электроника,
микро- и наноэлектроника. Сборник научных
трудов/Под ред. В.Я. Стенина. — М.:МИФИ,
2001. с. 28—33.
8. Бобков С.Г., Евлампиев Б.Е. Разработка
методик проектирования быстродейству-
ющих СБИС со сложной структурой клас-
са микросхем графического контроллера.
Информационные технологии и вычисли-
тельные системы, №1, 2005, стр. 88—104.
9. Материалы компании Intel: «Intel
Pentium 4 Processor Specification Update»
№ 249199 — 059.
10. Бобков С.Г. Евлампиев Б.Е., Сидоров А.Ю.
Блок самотестирования внутренней памя-
ти. 1-я Всероссийская научно-техническая
конференция, Подмосковье, 2005 г.//Проблемы
разработки перспективных микроэлектрон-
ных систем. Сборник научных трудов под
общ. ред. А.Л. Стемпковского. — М.:ИППМ РАН,
2005. с . 222—228.
Оцените материал:

Автор: Сергей Бобков, заведующий отделом разработки высокопроизводительных систем, НИИСИ РАН



Комментарии

0 / 0
0 / 0

Прокомментировать





 

Горячие темы

 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2020 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты