Вход |  Регистрация
 
 
Время электроники Пятница, 13 декабря
 
 


Это интересно!

Ранее

Микросхема 5861ВТ1У специализированного контроллера программирования ЭСППЗУ

В статье представлено техническое описание микросхемы 5861ВТ1У, которая позволяет программировать как специализированные микросхемы ЭСППЗУ (типа 5861РР1Т, 5861РР2Т), так и стандартные микросхемы ЭСППЗУ и флэш-памяти отечественного и зарубежного производства. Разрядность шины адреса — 16 бит, разрядность шины данных — 8 бит, рабочий температурный диапазон (–60…125°С), напряжение питания 4,5…5,5 В.

Память на фазовых переходах: проблемы и перспективы

Энергонезависимая память на фазовых переходах рассматривается как один из кандидатов на роль универсальной системной памяти. В статье обсуждаются свойства и особенности структуры памяти на фазовых переходах. Описываются механизмы работы элемента памяти и проблемы, которые необходимо решить, чтобы память на фазовых переходах стала коммерчески успешным продуктом.

Микросхемы высокочастотных делителей 5861ПЦ1У, 5861ПЦ2У

В статье представлено техническое описание микросхем высокочастотных цифровых делителей частоты с коэффициентами деления два (5861ПЦ1У) и пять (5861ПЦ2У). Отличительными особенностями микросхем является наличие двух независимых каналов деления (с аналоговым входом и цифровым входом), возможность запирания каналов, широкий рабочий диапазон температур (–60…125°С), напряжение питания 4,5…5,5 В.

Реклама

По вопросам размещения рекламы обращайтесь в отдел рекламы

Реклама наших партнеров

 

3 мая

Микросхема энергонезависимой памяти IN24AA64

В статье рассказывается об особенностях и преимуществах микросхемы энергонезависимой памяти IN24AA64 информационной емкостью 64 К (8 К × 8 бит) с плавающим затвором. Микросхема, предназначенная для работы в системах с I2C-шиной, разработана в НТЦ «Белмикросистемы» ОАО «Интеграл».



А

нализ мирового рынка демонстрирует рост продаж энергонезависимой памяти и изделий на их основе, появление новых производителей и применений, расширение номенклатуры, улучшение технических характеристик. Тенденция перехода элементной базы микроэлектроники на 1,8-В стандарт в ряде областей применения (автоэлектронике, встраиваемых контрольных системах с батарейным питанием и т.д.) требует снижения рабочего питающего напряжения ЭСППЗУ (электрически стираемого программируемого постоянного запоминающего устройства). Многие мировые производители (Microchip, Philips, Siemens, Atmel, National Semiconductor и др.) выпускают широкий ассортимент низковольтных ЭСППЗУ с нижней границей напряжения питания 1,8 В. Достойным продолжением этого ряда продукции стала микросхема IN24AA64, разработанная в НТЦ «Белмикросистемы» ОАО «Интеграл».

Микросхема IN24AA64 представляет собой ЭСППЗУ информационной емкостью 64 К (8 К × 8 бит) с плавающим затвором. IN24AA64 предназначена для работы в системах с I2C-шиной, состоящей из двух линий: для информационных сигналов (линия SDA, двунаправленная) и для тактовых сигналов (линия SCL). Микросхема относится к классу полнофункциональных ЭСППЗУ, т.к. для программирования используется один внешний источник напряжения питания 1,7...5,5 В и возможен доступ к отдельной ячейке памяти.

Конструктивно микросхема IN24AA64 выполнена в пластмассовом восьмивыводном DIP-корпусе MS-001BA и пластмассовом восьмивыводном SO-корпусе MS-012АА.

Основные характеристики микросхемы:

– маломощная КМОП-технология;

– ток записи: 3 мА;

– ток чтения: 400 мкА;

– статический ток: 1 мкА;

– организация 8 К × 8 бит;

– длительность цикла записи: 5 мс;

– синхронизация циклов стирания и записи;

– вывод защиты от записи (WP);

– последовательное чтение;

– высокая надежность — 1 млн циклов стирания/записи;

– гарантированный срок хранения информации в нормальных условиях: 200 лет;

– защита от статического электричества: >2000 В;

– температурный диапазон работы: –40...85°С;

– диапазон питания микросхемы Ucc = 1,7...5,5 В.

Структурная схема IN24AA64 показана на рисунке 1. Цоколевка микросхемы представлена на рисунке 2, в таблице 1 приведено назначение выводов.

Таблица 1. Назначение выводов микросхемы IN24AA64

Обозначение

Вы-

вод

Назначение

A0

01

Адресный вход

A1

02

Адресный вход

A2

03

Адресный вход

Uss

04

Общий вывод

SDA

05

Информационная двунаправленная линия

SCL

06

Линия тактового сигнала (вход)

WP

07

Вход «защита записи»

Ucc

08

Положительное напряжение

Рис. 1. Структурная схема микросхемы IN24AA64
Рис. 2. Цоколевка микросхемы IN24AA64

Основой любого запоминающего устройства является накопитель, представляющий собой матрицу элементарных ячеек памяти. В описываемом устройстве запоминающий элемент состоит из двух транзисторов. Адресный n-канальный транзистор служит для подключения к выбранной разрядной шине. Транзистор с плавающим затвором осуществляет непосредственно хранение полезной информации. Программирование запоминающего элемента осуществляется с помощью туннелирования электронов. Высокое напряжение, необходимое для реализации «туннельного» эффекта, вырабатывается с помощью встроенного в кристалл умножителя напряжения.

Умножитель напряжения рассчитан на работу с высокоомной нагрузкой, в качестве которой выступает ток программирования запоминающей ячейки на уровне сотен наноампер. На кристалле отсутствуют специальные схемы ограничения напряжения. Величина высокого напряжения зависит от качества и параметров технологического процесса изготовления микросхемы.

Входной фильтр обеспечивает не только обработку сигналов по входам SCL и SDA (необходимые полярность, амплитуда и длительность), но и значительно повышает помехозащищенность. Антидребезговая схема позволяет не принимать во внимание паразитные воздействия по входам SCL и SDA длительностью до 50 нс во время подачи полезного сигнала.

Взаимодействие всех блоков и узлов микросхемы, выбор режимов работы обеспечивают блоки управления I2C-шиной и стиранием/записью. В этом им помогают внутренний тактовый генератор и таймер, которые определяют временные интервалы воздействия высокого напряжения, вырабатываемого встроенным умножителем.

Протокол I2C-шины

I2С-шина — двунаправленная двухпроводная последовательная шина, предназначенная для передачи информации между различными интегральными схемами. Она состоит из информационной линии (SDA) и линии тактовых сигналов (SCL). В общем случае обе линии должны быть соединены с положительным источником питания через заряжающий резистор (выходной каскад с открытым стоком/коллектором). Применительно к разработанному изделию двунаправленной является только линия SDA (вход/выход), и заряжающий резистор на линии SCL не обязателен. Номинал резистора ограничивается снизу нагрузочной способностью микросхемы (IOL = 3,0 мА), а сверху — длительностью фронта нарастания (tR = 1,0 мкс).

Микросхема устойчиво работает в диапазоне сопротивлений 1,8...10 кОм. Данная шина позволяет работать с несколькими управляющими приборами. Максимальная длина шины определяется максимальной возбуждающей способностью шинных приборов (≤100 пФ). На I2С-шине нет фиксированной скорости передачи данных. Скорость шины автоматически подстраивается под быстродействие возможных управляющих приборов и может изменяться в пределах 0...400 Кбит/с. Возможные операционные состояния I2С-шины показаны на рисунке 3; на рисунке 4 приведена временная диаграмма I2С-шины. Параметры сигналов I2С-шины отражены в таблице 2.

Таблица 2. Параметры сигналов на I2C-шине

Обозначение

Параметр

Режим измерения

1,7 ≤ Ucc < 2,5 B

Ucc = 2,5…5,5 B

Единица измерения

min

max

min

max

fSCL

Тактовая частота

Примечание 1

100

400

кГц

tBUF

Время, когда шина свободна перед формированием условия «старт»

Примечание 1

4,7

1,3

мкс

tHD, STA

Время удержания условия «старт»

Примечание 1

4

0,6

мкс

tLOW

Период «низкий» тактового сигнала

Примечание 1

4,7

1,3

мкс

tHIGH

Период «высокий» тактового сигнала

Примечание 1

4

0,6

мкс

tSU, STA

Время установки для условия «старт»

Примечание 1

4,7

0,6

мкс

tHD, DAT

Время удержания данных для подчиненного передатчика

Примечание 1, 2

0

0

нс

tSU, DAT

Время установки данных

Примечание 1

250

100

нс

tSP

Ширина импульса просечки (SDA, SCL)

50

50

нс

tOF

Фронт выходного сигнала при переключении от Ullmin к UIlmax

IOL = 3 мА,
CB < 100 пФ

Примечание 2

250

20+0,1 CB

250

нс

ТAA

Время выборки данных по сигналу SCL

Примечание 3

3500

900

нс

TWC

Длительность цикла записи (байтовый, страничный режим)

5

5

мс

tR

Длительность фронта нарастания (SDA, SCL)

Примечание 1

1000

300

нс

tF

Длительность фронта спада (SDA, SCL)

Примечание 1

300

300

нс

tSU, STO

Время установки условия «остановка»

Примечание 1

4

0,6

мкс

tHD, WP

Время удержания данных для режима «защита от записи»

Примечание 1

4700

1300

нс

tSU, WP

Время установки данных для режима «защита от записи»

Примечание 1

4000

600

нс

Примечания:

1. Параметр не тестируется, но гарантируется установкой временной диаграммы при ФК.

2. CB — общая емкость шины.

3. Как передатчик, микросхема должна обеспечивать внутреннюю минимальную задержку, требуемую для шунтирования неопределенной области спада сигнала SCL (не менее 300 нс), исключающую случайную генерацию условий «старт» или «стоп».

Рис. 3. Операционные состояния I2С-шины
Рис. 4. Временная диаграмма I2С-шины

Определены следующие состояния I2С-шины:

– шина свободна (не занята) — обе линии находятся в «высоком» состоянии;

– начало передачи (условие «старт») — переход линии SDA от высокого уровня к низкому при нахождении линии SCL в «высоком» состоянии;

– передача информации;

– конец передачи (условие «остановка») — переход линии SDA от низкого уровня к высокому, в то время как линия SCL находится в «высоком» состоянии.

Передача данных может начаться, только когда шина свободна. Во время передачи данных информационная линия должна оставаться стабильной все время, пока тактовая линия высокая. Состояние линии SDA может изменяться только тогда, когда линия тактовых сигналов SCL находится в «низком» состоянии. Один тактовый сигнал приходится на один бит информации. Изменение состояния линии SDA в то время, когда тактовая линия высокая, будет интерпретировано как контрольные сигналы: «старт» или «остановка».

Каждая передача данных начинается с условия «старт» и завершается условием «остановка». Информация всегда передается в байтоорганизованной форме. Число байтов информации, передаваемых между условиями «старт» и «остановка», ограничено в режиме «стирание/запись» и не ограничено в режиме «чтение». Каждое слово из 8 бит (каждый байт) сопровождается проверочным девятым битом, битом подтверждения. Данный бит на линии SDA всегда вырабатывается устройством, принявшим предшествующий байт информации (т.е. приемником).

Устройство, подтверждающее прием информации (в случае соответствия ее предъявляемым требованиям), разряжает линию SDA таким образом, что данная линия остается постоянно низкой в течение всего периода действия высокого уровня тактового импульса подтверждения (9-й бит) на линии SCL.

Устройство, передающее информацию, во время формирования подтверждения должно принимать состояние с высоким выходным сопротивлением. В случае несоответствия принятого байта информации предъявленным требованиям, принимающее устройство не вырабатывает подтверждения, что указывает на ошибку в формировании протокола обмена на I2С-шине.

Все приборы, подключенные к I2С-шине, можно подразделить на две группы: главные — приборы, которые контролируют передачу данных по шине (микроконтроллеры, микропроцессоры), и подчиненные — приборы, которые подчиняются управлению со стороны главных (сервисные и периферийные устройства). Обе группы приборов могут, в свою очередь, выступать в роли приемников (устройств, принимающих в данный момент информацию) и передатчиков (устройств, передающих данные на шину). Разработанная микросхема IN24AA64 может быть только подчиненным приемником или подчиненным передатчиком.

Особенностью протоколов в режиме «чтение» (см. рис. 5, 6) является изменение направления передачи информации по линии SDA: до окончания управляющего слова CS/RD микросхема принимает информацию, а после происходит передача (считывание) данных. Один раз задав протокол, можно последовательно считать неограниченное число байтов данных. После считывания каждого байта внутрикристальный счетчик адреса автоматически приращивается на единицу при получении подтверждения от главного приемника (Аm = 0). Сразу после отрицательного фронта тактового импульса подтверждения (в случае если As или Аm = 0) выход микросхемы является низкоимпедансным, и на линии SDA устанавливается первый бит считываемого байта информации.

Рис. 5. Протокол I2С-шины в режиме «чтение» с вводом адреса слова
 

ST

CS/WR

As

WA

As

ST

CS/RD

As

DA

Am

DA

Am

SP

n-байтов

последний байт

Автоматическое приращение адреса считываемого слова

Рис. 6. Сокращенный протокол I2С-шины в режиме «чтение»

ST

CS/RD

As

DA

Am

DA

Am

SP

n-байтов

последний байт

Автоматическое приращение адреса считываемого слова

В случае передачи микросхемой (подчиненный передатчик) последнего байта главный приемник должен выдать не сигнал, подтверждающий прием, а передать подчиненному передатчику информацию об окончании приема (Am = 1). В этом случае после отрицательного фронта тактового импульса подтверждения выход микросхемы переводится в состояние с высоким выходным сопротивлением (закрывается), на линии SDA устанавливается высокий уровень, разрешающий главному приемнику выработать условие «остановка». Управляющие слова и обозначения, а также их описания приведены в таблицах 3 и 4 соответственно.

Таблица 3. Управляющие слова I2C-шины

Обозначение слова

Номер бита слова

Назначение

9-й бит (бит подтверждения после слова)

01

02

03

04

05

06

07

08

CS/WR

1

0

1

0

A2

A1

A0

0

Слово выбора кристалла для записи информации в микросхему

«0», подтверждение от ИС

CS/RD

1

0

1

0

A2

A1

A0

1

Слово выбора кристалла для чтения данных из микросхемы

«0», подтверждение от ИС

WA1

X7

X6

X5

X4

X3

X2

X1

X0

1-е слово адреса байта, к которому обращаются

«0», подтверждение от ИС

WA2

X

X

X

X

X12

X11

X10

X9

2-е слово адреса байта, к которому обращаются (X- незначащие биты)

«0», подтверждение от ИС

DE

D7

D6

D5

D4

D3

D2

D1

D0

Слово данных для записи в ЭСППЗУ

«0», подтверждение от ИС

DA

D7

D6

D5

D4

D3

D2

D1

D0

Слово данных, считываемое из ЭСППЗУ

«0» или «1» от «главного»

Таблица 4. Управляющие обозначения I2C-шины

Обозначения

Наименование

ST

Условие «старт»

SP

Условие «остановка»

As

Бит подтверждения от микросхемы

Am

Бит подтверждения от главного приемника

X0—X11

Биты адреса байта

D0—D7

Биты данных

Необходимо различать два основных режима записи: побайтовая запись и страничная запись (см. рис. 7, 8). В первом случае после принятия адреса слова микросхема выдает подтверждение, принимает последующие 8 бит данных (1 байт) и снова выдает подтверждение. При этом адрес слова автоматически приращивается. После этого главный передатчик прерывает передачу посредством формирования условия «остановка». После этого стартует активный процесс перепрограммирования, и последовательная шина свободна для другой передачи. Если микросхема IN24AA64 адресуется через I2C-шину во время программирования, то она не выдает бит подтверждения.

Рис. 7. Протокол I2С-шины в режиме «стирание/запись» байта

ST

CS/WR

As

WA1

As

WA2

As

DE

As

SP

Автоматическое приращение адреса считываемого слова

Рис. 8. Протокол I2C-шины в режиме «стирание/запись» страницы

1-й

байт

2-й

байт

32-й

байт (последний)

              

ST

CS/WR

As

WA1

As

WA2

As

DE

As

DE

As

DE

As

SP

                                    
Автоматическое приращение адреса считываемого слова
 

Страничный режим записи инициируется таким же образом, как и операция записи байта. Только во время одной передачи главный прибор передает 32 байта данных. После приема каждого байта данных четыре младшие разряда адреса слова внутренне приращиваются. Старшие разряды адреса слова остаются неизменными. Микросхема IN24AA64 подтверждает прием каждого байта данных формированием бита подтверждения. Передача по шине прерывается главным прибором посредством условия «остановка» после 8-го бита данных.

Запись в микросхему выполняется, если вывод WP находится в «низком» состоянии. Если вывод WP — высокий, то накопитель ЭСППЗУ защищен от нежелательной записи. Программирование микросхемы может осуществляться только под внутрикристальным управлением (используется внутренний задающий тактовый генератор программирования). Длительность цикла «стирание/запись» в обоих режимах записи (побайтовый и страничный) менее 5 мс.

Слово выбора кристалла состоит из нескольких частей (см. табл. 3):

– биты 01—04 представляют собой жестко определенную комбинацию, «зашитую» внутри кристалла, и идентифицируют тип прибора;

– биты 05—07 соответствуют состоянию адресных входов А0—А2;

– восьмой бит определяет направление последующей передачи («0» — запись информации в микросхему, «1» — считывание данных из микросхемы).

Необходимо отметить, что при работе с большинством управляющих слов разработанная микросхема выступает в качестве подчиненного приемника и, соответственно, отвечает за выдачу подтверждения. Лишь при считывании данных из микросхемы (подчиненного передатчика) подтверждение выдает внешнее управляющее устройство (главный приемник).



Вы можете скачать эту статью в формате pdf здесь.
Оцените материал:

Автор: Владимир Белый, инженер 1-й категории; Виктор Козловский, ведущий конструктор; Денис Третьяк, инженер 1-й категории, филиал НТЦ «Белмикросистемы», ОАО «Интеграл»



Комментарии

0 / 0
0 / 0

Прокомментировать





 

Горячие темы

 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2019 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты