Проект PCB 2010

Всем известно, как за последнее время изменились условия эксплуатации электронного оборудования, которое, тем не менее, должно сохранять высокое качество функционирования и надежность.

Благодаря большому профессиональному опыту и квалификации разработчикам, участвовавшим в проекте PCB 2010, удалось выполнить достаточно трудные задачи по созданию современных электронных устройств. К числу этих задач относятся преодоление ограничений в САПР, обработка тонких слоев в многослойных платах, производство собственно электронных устройств и документирование полученных результатов для дальнейшего анализа специалистами по ряду соответствующих дисциплин.

Объектом реализации проекта PCB 2010 стал высокоскоростной блок центрального процессора (ЦП) (см. рис. 1). Требования к этой плате были достаточно жесткие: обеспечить скорость передачи данных более чем 4 Гбит/с при низком уровне электромагнитных помех и целостности сигнала.

Рис. 1. Высокоскоростной блок центрального процессора

«Сердцем» блока ЦП являлась микросхема FPGA. Для создания тракта прохождения сигнала была необходима дифференциальная линия. Для того чтобы устройство функционировало устойчиво даже в условиях полной нагрузки, большое внимание было уделено разработке источника питания. «Классическая» стратегия развязки с помощью конденсаторов была отвергнута. Вместо них использовалась высокоемкая система распределения цепей электропитания MultiPowerSystems (MPS). Совместно с этой системой (в соответствии с методом Диркса) использовался комплект конденсаторов.

Как правило, на практике одну задачу не поручают нескольким разработчикам, т.к. конкретная функция устройства всегда увязывается с особенностями проектирования, и любое ее истолкование может оказаться до некоторой степени произвольным.

В рамках же проекта PCB 2010 задачу реализации одной и той же схемы с использованием идентичных компонентов и механических ограничений решали три проектировщика, применявшие три различные САПР — Cadence, Altium и Pulsonix.

Необходимо было ответить на следующий вопрос: возможен ли перенос требований к проектированию с одной САПР на другую? Будет ли различаться функциональность решений, полученных с помощью различных САПР? Возможно ли проектирование современных устройств с помощью малоизвестных САПР? Как учитывать накладываемые ограничения? И, наконец, какую документацию следует отправлять производителями печатных плат? Проектировщики самостоятельно принимали решение о размещении компонентов на печатной плате, о выборе трассы прохождения сигналов, распределении и компоновке слоев.

Документация на завершенную с помощью САПР разработку была оценена как вполне удовлетворительная. Однако позже, при производстве и начале эксплуатации устройства, возникли обычные проблемы, заключавшиеся в неправильном истолковании схемы, ошибочных размерах компонентов библиотек САПР, а также в неверном назначении площадей установки компонентов.

На основе полученных плат были созданы реальные устройства, протестированные в лаборатории EMI Lab Университета Вены. Помимо того, с помощью малоизвестной на то время САПР Pulsonix были успешно решены вопросы реализации этого сложного проекта (см. рис. 2), что свидетельствует о высоком качестве ее функционирования, а также о большом опыте и высокой квалификации проектировщиков.

Рис. 2. Схема, полученная с помощью САПР Pulsonix

Все печатные платы оснащены источником питания

Разработанные в рамках проекта платы содержали 14, 16 и 20 слоев (см. рис. 3). Особенное внимание было уделено вопросам целостности сигнала, времени его задержки, импедансу и источнику питания.

Рис. 3. Три варианта компоновки многослойной платы

Обеспечение высокого качества целостности сигнала возможно только в том случае, если сигнальные слои перемежаются земляными слоями. Они играют роль опорного слоя для возврата обратных токов и позволяют уменьшить взаимовлияние сигнальных проводников.

Кроме того, все многослойные платы имели систему питания, на которую отводилось несколько слоев. Напряжения разных уровней, требующихся для работы устройства, распределяются по слоям этой системы питания. Слои GND и VCC чередуются друг с другом. Расстояние между ними составляет 50 мкм. Производство таких многослойных плат возможно только с помощью непосредственного участия оператора на многих этапах техпроцесса.

Однако все проблемы производителя печатных плат, связанные с достаточно сложным техпроцессом, компенсируются за счет системы MPS, емкостные параметры которой сравнимы с параметрами стандартных ИП.

Слои питания еще во время проектирования были заложены только плоскими, чтобы у системы питания был сравнительно невысокий импеданс (< 1 Ом).

Теоретически, MPS обеспечивает широкополосную развязку, а энергия, необходимая для работы устройства, запасается в непосредственной близости от компонентов платы. В результате помехи при работе устройства должны значительно уменьшиться.

Несмотря на большое количество выводов BGA, глухие переходные отверстия не использовались — были задействованы только сквозные отверстия диаметром 0,3 мм. Таким образом, стоимость данной печатной платы относительно невысокая. Однако эти отверстия были заглушены, чтобы упростить подключение к выводам BGA. Благодаря этой мере поверхность контактных площадок BGA стала плоской, что обеспечило необходимое условие для надежной пайки BGA-выводов. Края многослойных плат производства компании ILFA были, кроме того, покрыты защитной металлизацией.

Одним из важных аспектов проекта PCB 2010 был вопрос об учете логистических требований. Опыт показал недостаточность данных о механических параметрах печатной платы. Количество слоев, распределение меди вдоль внутренних слоев, даже толщина меди и определяющие параметры основного материала (как правило, FR4) обычно неизвестны производителям электронных устройств.

Производителям электроники приходится определять профиль такого важного процесса как пайка (см. рис. 4), не зная величин этих критических параметров.

Требование иметь полное и информативное описание поставляемых печатных плат вполне понятно, и в недалеком будущем оно станет обязательным предварительным условием принятия заказа. Зачастую даже минимального количества справочной информации (особенно на этапе создания прототипов и касательно некоторых компонентов) достаточно для того, чтобы обеспечить надежную сборку.

Рис. 4. Подготовка к определению профиля пайки печатной платы перед этапом сборки

После производства обычно остается некоторое количество печатных плат, которые сохраняются на складе или даже ликвидируются. Для монтажа и производства электронных устройств поставка этих плат могла бы принести определенную выгоду, т.к. для этих плат не требуется верификация.

Сходства и различия собранных плат

У трех собранных плат (см. рис. 5) имелись как сходства, так и различия. Для подключения блока ЦП к периферии для каждой схемы были заранее определены несколько положений разъемов для интерфейсов, а также источник питания.

Рис. 5. Вид собранных устройств на основе трех схем проекта PCB 2010

Во всех трех случаях компоненты размещались с учетом расположения разъемов и технических ограничений (LVDS). В результате FPGA была установлена в правой верхней части платы. Особое внимание было уделено тому, чтобы длина печатных проводников была одинаково небольшой, а топология — относительно простой.

Необходимо было также предусмотреть свободное пространство вокруг микросхемы FPGA, необходимое для реализации подключения к ней. В одной из рассматриваемых топологий это пространство не только использовалось для того, чтобы обеспечить равную длину LVDS-соединений, но и сделать одинаковыми длины каждой сигнальной пары. Размещение остальных компонентов было оптимизировано разработчиками по собственному усмотрению. При этом функциональные блоки размещались таким образом, чтобы соединения между ними были как можно более короткими и прямыми.

Несмотря на существенные различия в расположении компонентов, два ряда разъемов белого цвета были установлены в нижней правой части всех трех плат (см. рис. 5). Это типичный подход, при котором электронные компоненты чувствительных устройств группируются и размещаются самым тщательным образом. На практике невозможно заранее и в полной мере определить размещение компонентов, в результате чего остается вероятность того, что в работе устройства произойдет сбой или оно будет иметь ограниченную функциональность.

Одной из мер по преодолению такой ситуации заключается в моделировании работы с помощью программных средств, но при этом большое значение имеет индивидуальный опыт, а также интуиция проектировщика.

Результаты измерений

Первые устройства на основе всех трех плат были собраны во второй половине августа 2009 г., а в начале сентября они поступили на испытания. На тот момент никто не знал, имелись ли серьезные ошибки в топологии или в сборке. Затем ряд изделий был подвергнут испытаниям под нагрузкой в лаборатории EMI. Были исследованы следующие два сценария:

– 12 мА. В этом сценарии использовалась FPGA с низким быстродействием и умеренными временами нарастания и спада фронтов. Выходной импеданс устройства составил около 50 Ом.

– 24 мА. В этом сценарии использовалась FPGA с высоким быстродействием и малыми временами нарастания и спада фронтов. Выходной импеданс устройства составил около 25 Ом.

FPGA была задействована на 90% своей мощности. С этой целью 9000 триггеров ИС были синхронизованы на частоте 62,5 МГц для выполнения функции сдвигового регистра.

Одна из кривых измерения в сценарии 24 мА показана на рисунке 6. Синяя кривая соответствует варианту 1. Оранжевая кривая описывает вариант 2 и смещена относительно синей кривой для наглядности вправо. В верхней части графика представлена красная линия в виде ступеньки. Максимальные значения параметра (дБмкВ/м), находящиеся ниже этой линии, оценивались специалистами лабораторией EMI в диапазоне от «хороших» до «приемлемых».

Рис. 6. Результаты измерений для устройства 1 (синяя кривая) и 2 (оранжевая кривая). Тест проводился при токе 24 мА и вертикально расположенной антенне

Все устройства успешно прошли этот тест. Видно, что пики на кривых находятся значительно ниже контрольной линии. Значимость этого результата повышается, если вспомнить, что испытывалась первая партия прототипов. На фоне стандартных значительных финансовых и временных расходов на испытания устройств, которые не проходят тест, значение этих результатов вдвойне ценно. Помимо отличных технических и электрофизических характеристик созданных устройств, следует принять во внимание также экономическую выгоду за счет сокращения их времени выхода на рынок.

Проект PCB 2010 преднамеренно носил открытый характер с целью широкого обсуждения всех аспектов создания устройства, включая самые сложные. Помимо базовой модели устройства были испытаны его альтернативные варианты с целью получения более достоверной картины проектирования и производства.