Вход |  Регистрация
 
 
Время электроники Среда, 13 ноября
 
 


Это интересно!

Ранее

Об умном использовании информации на предприятии

Центральной идеей бережливого производства является грамотная логистика материальных запасов на предприятии. Но для успеха в будущем необходимо уже сегодня обратить внимание и на потоки информации и обмен данными на предприятии. Решения, предлагаемые компанией MYDATA, поддерживают такой подход к организации рабочего процесса и позволяют создать умное производство для повышения его эффективности и потребительской ценности товара.

Активация и эффективность

В цикле статей, посвященных подготовке персонала, рассмотрены различные аспекты активации человеческой деятельности и влияние первой на эффективность труда

Подготовка производства печатных плат в NCAB Group

Методология производства вообще, и производства печатных плат в частности, предполагает обязательный процесс, который называется «подготовкой производства». Этот процесс призван обеспечить «технологическую готовность производства к изготовлению изделий, отвечающих требованиям заказчика или рынка данного класса изделий» (цитата из ГОСТ Р 50995.3.1-96). В статье рассказывается о том, что стоит за этим понятием в интегрированном производстве печатных плат NCAB Group.

Реклама

По вопросам размещения рекламы обращайтесь в отдел рекламы

Реклама наших партнеров

 

3 марта

Стандарт тестопригодного проектирования микросхем IEEE P1687

В двадцать второй статье цикла «Основы технологии граничного сканирования и тестопригодного проектирования» рассмотрены основы нового стандарта тестопригодного проектирования микросхем IEEE Р1687.



И

уж если откровенно,
Всех пугают перемены,
Но — будут все равно...
 (А. Макаревич)

Разработка нового JTAG-стандарта IEEE Р1687, который обещает стать первым стандартом тестопригодного проектирования (DFT), еще не окончена, хотя и близка к завершению, так что суффикс Р (preliminary) в его номере означает, что это пока лишь предварительная версия, а не официальный стандарт. Ратификация стандарта состоится, вероятно, не позднее третьего квартала текущего года, так что далее по тексту статьи суффикс Р мы будем опускать. Ввиду значительных ожиданий и надежд, с которыми связывается начало применения этого стандарта, в данной статье цикла мы рассмотрим отдельные его аспекты.
Основная идея разработки этого JTAG-стандарта предполагает повторное использование уже готовых тестов сложных чипов, или, другими словами, их портативность, что и легло в основу консенсуса специалистов самых разных направлений, составивших комитет по разработке стандарта 1687. Здесь присутствовали разработчики и тест-инженеры чипов и ПП, разработчики программного обеспечения для проектирования электроники на различных уровнях, разработчики средств тестирования в протоколе JTAG, и разработчики систем. После проведения углубленного анализа возможных общих целей и задач вновь проектируемого стандарта члены комитета сошлись во мнении, что именно возможность переноса готовых и портативных тестов сложных чипов с более низкого уровня системной иерархии на более высокий и должна стать целью разработки подобного стандарта.
Другая идея разработки стандарта 1687 отражена в его предварительном названии «Инструменты, встроенные в полупроводниковые микросхемы: структура и управление». Задача нового стандарта заключается в определении правил встраивания во вновь разрабатываемые СБИС и СнК специальных инструментов, взаимодействие которых и с которыми в рамках общеизвестного JTAG-протокола в стандарте IEEE 1149.1 обеспечит как тестопригодность сложных ИС самих по себе, так и возможность тестирования исправности их монтажа на поверхности ПП при помощи одних и тех же (или почти одних и тех же) программ тестирования. В этом, собственно, и заключается причина того, что новый стандарт обычно представляется как шаг к стандартизации тестопригодного проектирования сложных ИС.
Первым словом в названии, и, как станет ясно из дальнейшего, ключевым термином в самом рассматриваемом стандарте, является понятие инструмента. Инструментом в стандарте 1687 называется любая размещаемая на чипе ИС структура, предназначенная для поддержки тех или иных функциональных характеристик ИС, тестирования, диагностики, настройки и отладки всей ИС или любых ее составляющих, мониторинга, конфигурирования и любых других целей. Доступ к этим встроенным в ИС структурам и связь с ними должны осуществляться посредством порта и контроллера ТАР, поддерживающего традиционный стандарт JTAG [1]. Иными словами, понятие инструмента в стандарте весьма широкое и охватывает любую составляющую структуры ИС, являющуюся интеллектуальной собственностью (IP, Intellectual Property) и снабженную портом ТАР. Примерами инструментов в понимании стандарта 1687 могут являться любые встроенные структуры со сканируемой архитектурой, структуры встроенного самотестирования памяти и логики (BIST), контроллеры синхросигналов, накопительные буферы данных, встроенные логические анализаторы, и вообще всё, что угодно.
Одна из существенных проблем, с которыми давно сталкиваются разработчики сложных ИС (СБИС, СнК), заключается в том, что схемные механизмы доступа к структурам DFT (Design-for-Test, или структуры тестопригодности) и DFD (Design-for-Debug, или структуры отладки) различных ИС существенно отличаются друг от друга. Более того, оказалось, что построение внутри кристалла структур DFT и DFD из элементов, принципиально отличающихся друг от друга, порождает массу совершенно неожиданных проблем, решительно выбивающих разработчиков ИС из графика работ и увеличивающих стоимость разработок. Наряду с возникновением подобных проблем, применимость JTAG-структур во вновь разрабатываемых ИС уже давно стала рутиной, как ввиду спроса на такие структуры со стороны разработчиков ПП, так и в связи с использованием JTAG-структур для тестирования и отладки самих ИС.
Попытки разработки структур DFT и DFD на базе протокола JTAG в стандарте IEEE 1149.1 оказались, тем не менее, не слишком успешными из-за недостаточной гибкости этого протокола применительно к потребностям разработчиков микросхем. Проблематичным, в частности, является то, что существующая структура файлов BSDL [2] не предусматривает адекватных описаний встроенных инструментов, а также операций с подобными инструментами. Первая итерация, предпринятая в начале разработки нового стандарта IEEE 1687, как раз и заключалась в использовании структуры JTAG в стандарте 1149.1 с модифицированным набором сдвиговых регистров данных SDR (рис. 1) для обеспечения доступа ко встроенным инструментам внутри ИС.

Рис. 1. Инструменты в составе ИС-1687


Основными причинами начала разработки стандарта IEEE 1687 явилось отсутствие как общепринятого языка описания, так и стандартного интерфейса для множества уже существующих, однако разрозненных инструментов, а также желание тест-инженеров, тестирующих платы, применять для тестирования ИС, смонтированных на ПП, уже готовые, разработанные и отлаженные тесты для отдельных встроенных инструментов этих ИС, используемые в настоящее время только на уровне чипов. Желание, следует признать, вполне естественное: зачем вторично изобретать велосипед, не лучше ли просто приобрести у разработчика и использовать для тестирования ПП уже готовые тесты, отлаженные для отдельных ИС, смонтированных на этой плате? Встречное желание сообщества тест-инженеров, тестирующих чипы, заключается в следующем: к чему для тестирования отдельных инструментов всякий раз разрабатывать новые специализированные тесты? Не проще ли стандартизовать тестовую оболочку таких инструментов с тем, чтобы сделать универсальным подход к их тестированию? Разработкой самих тестов занимались бы при этом эксперты в тестировании, а не разработчики чипов, а применимость таких тестов была бы максимально широкой — от отдельных чипов до смонтированных ПП.
Таким образом, накануне выхода в свет нового стандарта 1687 существует значительный разрыв между имеющимися средствами тестирования и отладки чипов, с одной стороны, и возможностями повторного применения этих средств на более высоком уровне для тестирования смонтированных плат и узлов — с другой. Рассмотрим подробнее, что подразумевается под центральным для рассматриваемого стандарта понятием «повторного применения тестов»?
Процесс разработки всякого чипа сопровождается этапами моделирования, верификации и разработки тестов. При этом разработчики чипов готовят векторы моделирования чипа на уровне его внутренних модулей и блоков, затем эти модули встраиваются в общую структуру чипа и разработчики приступают к подготовке дополнительных тестовых векторов для моделирования и верификации структуры чипа в целом. После изготовления чипа он поступает на автоматизированный тестер для подтверждения правильности изготовления силикона. Тестовые векторы для любого такого тестера разрабатываются заново, или перерабатываются (перетранслируются) векторы верификации структуры чипа с предыдущего этапа. Затем чип в виде упакованной ИС монтируется на ПП, и уже совсем другие тест-инженеры с самого начала начинают разрабатывать и отлаживать новые тестовые векторы для тестирования правильности монтажа этой ИС на поверхность ПП и\или для доступа ко встроенным структурам самотестирования ИС. К сожалению — именно с самого начала, поскольку существующие методы и средства тестирования на этом и предыдущем этапах совершенно различны, а средства сопряжения между ними до сих пор практически отсутствуют! Наконец, ПП или несколько плат, содержащих нашу ИС, интегрируются в тот или иной узел или систему, и процесс разработки и отладки тестов для узлов и блоков вновь начинается с самого начала по указанным выше причинам. Все эти тесты разрабатываются и отлаживаются разными специалистами, на различном оборудовании и в соответствии с самыми разнообразными условиями и требованиями.
Задача стандарта 1687, таким образом, заключается в преодолении упомянутого разрыва, обусловленного целым рядом причин, главные из которых: широкое разнообразие фирм-разработчиков ИС, наличие различных методик структурного и функционального тестирования, множество платформ автоматизированного тестового оборудования и целый ассортимент языков тестирования. Инициатива, направленная на преодоление такого разрыва, получила название «встроенный (internal) JTAG», или IJTAG, и стала началом разработки собственно стандарта 1687. При этом следует отметить, что этот стандарт никак не определяет функциональные характеристики тех или иных инструментов, а сосредоточен только и исключительно на деталях стандартизованного доступа к ним. Разумеется, что наиболее естественным кандидатом на роль аппаратного и программного протокола связи со всеми этими инструментами и между ними является стандартный протокол JTAG 1149.1. Рабочая группа комитета, разрабатывающего стандарт, практически завершила формирование трех основных частей стандарта: архитектурных правил построения структур, определяемых стандартом, языка описания связей между отдельными инструментами (Instrument Connectivity Language, или ICL) и языка описания тестовых векторов и процедур (Procedural Description Language, или PDL).
Три источника и три составные части, на которых базируется стандарт 1687, это архитектурные описания, инструментальные процедуры и инструментальный интерфейс. Назначение архитектурных описаний заключается в определении наименования инструментов и регистров, указании на порядок цепочек сканирования и определении позиций отдельных существенных битов, определение наименования портов и их связности с контактами ИС. Как указывалось выше, стандарт совершенно не затрагивает никаких функциональных описаний. Топологические связи между инструментами, однако, описываются весьма подробно, и для этого используется язык HDL, подобный языку BSDL [2], но имеющий иерархическую структуру.
Назначение инструментальных процедур — это описания структуры инструмента на двух уровнях: список поддерживаемых инструментом операций (верхний уровень) и взаимодействия с портами инструмента (нижний уровень). На основе этих описаний строится программный интерфейс взаимодействия с инструментом (API). Разработчик инструмента обязан при этом поставлять описания обоих уровней, а пользователь инструмента (разработчик чипа) должен заниматься адаптацией инструмента к структуре его чипа лишь на верхнем уровне.
Разработчики инструментов (см. рис. 1) — это очень широкий диапазон бизнесов, включающих поставщиков программного обеспечения и консультантов по тестопригодному проектированию (DFT), которые в состоянии поставлять на рынок хорошо документированные коды инструментов, разработанные в виде пакетов «plug-&-play» и снабженные наборами тестовых векторов в формате PDL. Сами по себе инструменты могут, разумеется, и не поддерживать механизмы доступа в стандарте 1687 или не содержать JTAG-оболочек (wrapper), представляя собой макросы, модели или коды на Verilog/VHDL и подобных языках. Совместимость со структурами стандарта 1687 должна обеспечиваться PDL-векторами, а сигнальный интерфейс каждого такого инструмента должен быть описан в операторах языка ICL.
Инструментальный интерфейс призван обеспечить аппаратное подключение инструмента к тому или иному порту ТАР, а также может (это необязательная опция) подключать его к контактам чипа и\или к другим инструментам. Именно наличие такого интерфейса поддерживает иерархический доступ к каждому из встроенных в чип инструментов и позволяет применять тестовые процедуры для инструмента с более высокого уровня, например, от JTAG-разъема смонтированной ПП.
Пример простейшей структуры интерфейса в стандарте 1687 показан на рис. 2. Здесь SDR — это сдвиговые регистры данных, входящие в JTAG-структуру данного инструмента, посредством которых происходит передача информации в регистры данных, состояния и конфигурации каждого из инструментов. В так называемой плоской структуре интерфейса 1687 все инструменты подключаются «звездой» к внешнему порту ТАР: сигналы TDI, TMS, TCK параллельно ветвятся ко всем инструментам, а выходные цепи TDO каждого из инструментов пропускаются через демультиплексор. Здесь, разумеется, есть широкий простор для применения нового JTAG-стандарта IEEE 1149.7 [3].

 

Рис. 2. Простейшая структура интерфейса 1687


Более сложная концепция интерфейса в стандарте 1687, построенного по принципу «клиент-сервер», показана на рис. 3. Здесь наружный порт ТАР ИC работает как 1687-сервер, а каждый из встроенных инструментов является либо только клиентом, либо также представляет собой 1687-сервер более низкого уровня, одновременно являясь клиентом для 1687-сервера более высокого уровня. Клиент может также представлять собой так называемую JTAG-оболочку (wrapper), определяемую стандартом IEEE 1500, который будет рассмотрен в одной из следующих статей нашего цикла.
Структура ИС 1687, таким образом, подразделяется на три зоны (рис. 4): JTAG-зона 1149.1, шлюзовая и инструментальная зоны. Шлюзовая зона предназначена для обеспечения интерфейса между портом ТАР хорошо известных JTAG-структур, для управления которыми существует множество давно и основательно разработанных средств, и собственно инструментальной зоной. Доступ к инструментальной зоне, как от порта ТАР верхнего уровня, так и от всех последующих 1687-серверов, должен обеспечиваться специализированными JTAG-командами, предназначенными для управления переходом из протокола 1149.1 в протокол 1687.

 

Рис. 3. Интерфейс 1687 по принципу «клиент-сервер»

Рис. 4. Подразделение архитектуры 1687 на три зоны


В соответствии с подразделением на три зоны, стандарт 1687 определяет три класса встроенных инструментов. Первый из них содержит JTAG-совместимые инструменты, имеющие те или иные регистры данных фиксированной длины, описываемые в файлах BSDL, доступ к которым формализован стандартным протоколом JTAG. Такие инструменты находятся, разумеется, в JTAG-зоне. Второй класс инструментов (шлюзовая зона) согласуется с тестовыми оболочками и механизмами управления, совместимыми с протоколами 1149.1, IEEE 1500 и 1687. Инструменты этого класса могут иметь одну или более цепочек сканирования, находящихся в определенной иерархии по отношению друг к другу. Контроль над инструментами третьего класса (инструментальная зона) характеризуется наличием хотя бы одного сигнала или их последовательности, не управляемых непосредственно из протокола JTAG, что предусматривает необходимость в некоторой дополнительной иерархии управления этими сигналами. Примером таких сигналов могут служить высокочастотные синхросигналы, источником которых не может являться низкочастотный JTAG-сигнал TCK.
Существенным отличием структуры стандарта 1687 является то, что его шлюзовая зона, в отличие от обычной структуры JTAG 1149.1, предусматривает управление длиной и составом JTAG-цепочек. Иными словами, становится возможным удлинять или укорачивать цепочки сканирования за счет добавления или устранения отдельных сдвиговых регистров TDR, а также менять порядок включения этих регистров в фазе Update-DR диаграммы состояний контроллера ТАР при помощи специальных одноразрядных регистров SIB (Segment Insertion Bit), размещаемых в шлюзовой зоне (см. рис. 4). Совокупность таких регистров, работающих как одиночные регистры обхода, называется сканируемой сетью доступа к инструментам (SIAN, или Scan Instrument Access Network). Понятно, что для требуемой коммутации цепочек сканирования достаточно загрузить в те или иные регистры SIB соответствующие биты «лог. 1» или «лог. 0» в рамках стандартного протокола JTAG 1149.1. Это означает, в частности, что внутренние JTAG-цепочки ИС, поддерживающих стандарт 1687 (далее будем их называть ИС-1687), управляемы и конфигурируемы в процессе управления данными посредством сдвиговых регистров TDR, что представляет собой замечательное новшество стандарта 1687 по сравнению с традиционным стандартом 1149.1.
Язык ICL стандарта 1687, предназначенный для описания подобных гибких структур, позволит применять для тестирования ИС-1687, смонтированных на ПП, тесты, разработанные и отлаженные для отдельных встроенных инструментов таких ИС, которые сейчас используются только на уровне чипов, а также использовать для тестирования ПП готовые тесты, разработанные и отлаженные для целых ИС-1687, смонтированных на этих платах. Стандартизованная тестовая оболочка встроенных инструментов позволит сделать применимость одних и тех же тестов необычайно широкой — от отдельных чипов до смонтированных ПП, и в течение всего жизненного цикла ИС-1687: верификацию дизайна и тестовое зондирование силиконовой пластины, тестирование ИС в корпусе и на ПП после сборки, отладку ПП, а также системные тесты, анализ уровня исправности производимых ИС и их отказов, и, наконец, тестирование ПП для обнаружения в них возможных неисправностей.
Разработчиками и поставщиками IP для структур ИС-1687 могут быть как поставщики отдельных инструментов, так и сколь угодно сложных и завершенных функциональных структур, содержащих несколько инструментов наряду со средствами поддержки их тестирования и отладки. Портативность тестов и возможность их повторного применения заключается в том, что разработчик IP может поставлять разрабатываемые им тесты системным или чип-интеграторам ИС-1687, которые являются его заказчиками.
Роль чип-интеграторов ИС-1687 (отдельных специалистов или компаний) заключается в объединении инструментов и инструментальных сетей в рамках архитектуры, определяемой стандартом 1687, используя его интерфейсные средства. Алгоритмы интеграции IP-1687 легко автоматизируемы, поскольку все интегрируемые инструменты и сети снабжаются 1687-совместимыми JTAG-оболочками, так что все, что остается интегратору — это подключить сигналы управления протокола 1687 и позаботиться о целостности цепочек JTAG-сканирования. Тестирование получаемых структур может выполняться на любом уровне архитектуры 1687 при помощи тестовых PDL-векторов.
Тест-инженеры смонтированных плат, содержащих ИС-1687, получат недоступные прежде средства сбора диагностических данных о техническом состоянии отдельных инструментов, встроенных в каждую из ИС-1687. Соответствующие программные средства обработки собранных таким образом данных обеспечат возможность глубокой диагностики отдельных ИС, вплоть до отдельных инструментов, с уровня ПП, позволят прогнозировать отказы и обеспечивать безопасность данных и их защиту от внешних хакерских атак, а также многое другое. Наряду с появлением множества новых возможностей могут быть существенно оптимизированы уже имеющиеся программы управления прогоном JTAG-тестов, прежде всего, за счет новой возможности манипулирования глубиной тестирования, и, как следствие, влияния на уровень тестового покрытия неисправностей.
Начало совместного применения стандартов 1687 и 1149.7 способно привести как к пересмотру самого подхода к тестированию отдельных ИС, так и метода тестового доступа к ним. Сегодня для тестирования каждой отдельной ИС обычно стремятся вывести как можно больше (в рамках известных ограничений) функциональных контактов на ее край с тем, чтобы сделать их доступными для тестового оборудования. Такой подход в принципе непригоден для тестирования трехмерных упаковок ИС (3-МИС), поскольку в этом случае функциональные контакты чипов отдельных ее слоев становятся внутренними и недоступными для использования в качестве тестовых. Более того, желание обеспечить физический доступ к сотням таких контактов неизбежно приводит к необходимости введения в трехмерную структуру 3-МИС дополнительных сотен межуровневых перемычек (МУП), которые и сами по себе представляют значительный источник возможных неисправностей, так что их число в любом случае следует минимизировать.
Совместное применение стандартов 1687 и 1149.7 может, вероятно, привести к тому, что тестовый доступ к отдельным встроенным инструментам будет организован посредством сокращенного двухконтактного интерфейса (контакты TMSС и ТСКС [3]), а данные и сигналы управления будут доставляться посредством некоторого пакетного протокола. Двухконтактный интерфейс для 1149.7, который может быть выполнен посредством всего двух МУП, заходящих на каждый из чипов 3-МИС, обусловит тестовый доступ к любому числу контроллеров ТАР 1149.1 каждого отдельного чипа. Таких контроллеров ТАР 1149.1 на одном чипе, с параллельным соединением одинаковых сигналов, может быть и несколько, и при помощи каждого из них можно будет осуществлять тестовый доступ ко всевозможным встроенным в отдельные чипы инструментам в стандарте 1687.
Каждый из этих новых стандартов, 1687 и 1149.7, по отдельности способен оказать значительное влияние на исследование характеристик, отладку и тестирование сложных СБИС, и прежде всего — наиболее современных из них 3-МИС. Совместное же их применение, без сомнения, позволит кардинально увеличить производительность при изготовлении трехмерных чипов, снизить затраты на разработку тестов для них на различных уровнях их применения, от тестирования собственно чипа и многослойной упаковки чипов, до тестирования ПП, содержащих 3-МИС, а также сократить время выхода на рынок систем, построенных на базе таких ИС.

В продолжении цикла статей будут рассмотрены основы нового JTAG-стандарта тестирования пассивных компонент IEEE Р1149.8.1.

Литература:

1. www.jtag-test.ru/JTAGUniversity/articles/01-PE_5_2007.php.
2. www.jtag-test.ru/JTAGUniversity/articles/03-PE_7_2007.php.
3. www.jtag-test.ru/JTAGUniversity/articles/21_2011.php.



Вы можете скачать эту статью в формате pdf здесь.
Оцените материал:

Автор: Ами Городецкий, к.т.н., гл. технолог, JTAG.TECT (amigo@jtag-test.ru); Леонид Курилан, ген. директор, JTAG.TECT (leo@jtag-test.ru)



Комментарии

0 / 0
0 / 0

Прокомментировать





 

Горячие темы

 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2019 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты