Вход |  Регистрация
 
 
Время электроники Понедельник, 17 июня
 
 


Это интересно!

Новости


Обзоры, аналитика


Интервью, презентации

Ранее

Особенности выбора системы оптического контроля

Огромное количество заказчиков систем автоматической оптической инспекции (АОИ) испытывают трудности при выборе правильного решения. Проблемы начинаются с попыток разобраться в различиях между системами, предлагаемыми разными поставщиками, т.к. необходимо понять те разные технические термины, которые описывают одинаковые функции, а затем сравнить усовершенствованные опции, установить, насколько просто изделие эксплуатируется, программируется, обслуживается и т.д. В статье даются основные рекомендации для оптимального выбора АОИ.

Первый герметик паяных соединений

Генерация тестов диагностики неисправностей перехода между логическими состояниями с применением средств генерации тестов для константных неисправностей

В статье представлен метод генерации диагностических тестов для обнаружения неисправностей перехода между двумя логическими состояниями. Для запуска тест-векторов использовался метод последовательной подачи тест-векторов, так называемый «запуск по захвату» (LOC). Предложенный алгоритм генерирует тест-векторы для заданных пар неисправностей с помощью средств генерации тестов для контактных неисправностей таким образом, чтобы их можно было различить. Неразличимые пары неисправностей идентифицируются, поэтому предложенный алгоритм обеспечивает полное и всестороннее тестирование независимо от возможности различения той или иной пары неисправностей. В статье подробно рассмотрены условия, позволяющие различить любую пару неисправностей и их преобразование в условия, позволяющие обнаружить константную неисправность. При этом исходная цепь разрывается, и в разрыв вводится некоторая дополнительная логическая часть, необходимая для генерации тест-вектора. Экспериментальные результаты показали, что предложенный метод позволяет генерировать тест-векторы, способные различить пары неисправностей, неразличимые другими коммерческими инструментами генерации тест-векторов, и таким образом идентифицировать все неразличимые ранее пары неисправностей.

Реклама

По вопросам размещения рекламы обращайтесь в отдел рекламы

Реклама наших партнеров

 

12 октября

Увеличение полноты тестового покрытия в компании Intel при помощи новой команды JTAG-протокола

Значительное ухудшение условий доступа иголок тестеров ICT к тестируемым платам вследствие возрастающей плотности монтажа требует новых подходов к общепринятым стратегиям тестирования. В статье описывается применение команды Extest Toggle и ее эффективность. Применение команды Extest Toggle подразумевает использование нового подхода к тестопригодному проектированию (DFT). Новизна подхода заключается в том, что на тестируемый контакт подается последовательность прямоугольных импульсов с частотой, равной половине TCK, тогда как остальные контакты JTAG-интерфейса удерживаются на заданных постоянных логических уровнях для обеспечения протокола выполнения команды.



Введение

Технология внутрисхемного тестирования (ICT) давно и широко используется в промышленности при монтаже печатных плат (ПП), она рентабельна и весьма эффективна при выявлении таких производственных дефектов, как обрывы, короткие замыкания, пропущенные или неправильно установленные компоненты и т.д. Однако ахиллесовой пятой этой технологии всегда была значительная зависимость от наличия физического тестового доступа к ПП. В настоящее время эта проблема еще более усложнилась из-за возросшей плотности монтажа ПП, более высокой скорости распространения сигналов и всевозрастающей миниатюризации компонентов. Создается впечатление, что роль ICT при тестировании постепенно уменьшается и, таким образом, нужны новые идеи, способные переломить эту проблематичную тенденцию.
Технология, называемая «Зондирование посредством контактов-бусинок» (Bead Probe Technology, BPT), впервые продемонстрированная в 2004 г. на Международной конференции по тестированию IEEE (ITC) [1], в принципе помогает решить проблему ограниченного доступа путем зондирования бусинок припоя, нанесенных на печатный проводник и выполняющих роль контактных площадок. Однако применение BPT-технологии ограничено, так как она также требует наличия физического доступа иголок тестеров ICT к поверхности ПП, а для ПП с особо высокой плотностью монтажа ее использование и вовсе не представляется возможным. Следует также иметь в виду, что конкретные программы, основанные на BPT-технологии, являются собственностью соответствующих разработчиков инструментов тестирования. Кроме того, различные проблемы реализации в условиях массового производства [2] также являются дополнительным препятствием, с которым сталкиваются пользователи при попытках использования этой технологии.
Среди других стратегий тестирования, принятых для ПП c ограниченным доступом к выводам ИС, следует прежде всего упомянуть тестирование соединений между JTAG-управляемыми цепями (Interconnect), между JTAG-управляемыми цепями и JTAG-неуправляемыми цепями, тестирование разъемов и других пассивных компонентов в рамках кластерных JTAG-тестов, и так далее.
Не столь давно появилась новая разновидность метода граничного сканирования, называемая Powered Vectorless Test (PVT) [3] или Powered Opens [4], что можно озаглавить как безвекторное тестирование для обнаружения обрывов в запитанной плате (ОЗП), в определенном смысле объединяющая технологию JTAG и безвекторное тестирование. Безвекторное тестирование также широко известно в промышленности под названием TestJet, эта перспективная технология помогает увеличить тестовое покрытие без увеличения числа точек доступа на поверхности ПП, что является в настоящее время весьма критическим требованием. Кроме того, для выполнения ОЗП-теста не требуется отлаживать сложные цифровые тест-векторы, поскольку разработка такого теста основана на принципе обучения. Это сокращает время разработки теста и ускоряет его развертывание на производственных линиях.
Дополнительные сведения по теории метода ОЗП можно найти в материалах конференции ITC 2008 [3,4]. Основные разработчики инструментов тестирования уже предложили, конечно, свои варианты решений в рамках метода ОЗП. Одно из таких решений разработано также и в компании Intel. Все микросхемы компании Intel, поддерживающие протокол JTAG, также поддерживают ОЗП при помощи нового набора команд, называемого Extest Toggle.
В данной статье приводится обоснование применения, теоретическое описание и результаты исследования эффективности применения набора команд Extest Toggle при реализации этого метода в условиях массового производства. Для исследований в качестве тестовой платформы была использована системная плата ПК с архитектурой Intel.

Обоснование применения метода Extest Toggle в стратегии тестирования системных плат

На рисунке 1 показана системная плата ПК, имеющая стандартную архитектуру Intel. Как видно на рисунке, контроллер-концентратор памяти (MCH) и контроллер-концентратор ввода/вывода (ICH) связаны с другими модулями посредством большого числа разъемов.

 

Рис. 1. Блок-схема системной платы ПК, имеющей стандартную архитектуру Intel


Стратегия тестирования таких системных плат должна быть экономически эффективной и соответствовать требованиям массового производства.
Существует несколько методов тестирования правильности монтажа разъемов на ПП.
а) Безвекторное тестирование
Этот популярный метод тестирования заключается в позиционировании над тестируемым разъемом емкостного пробника с последующим измерением сигналов переменного тока, поступающих на него через входы-выходы проверяемой ИС с подвижных пробников тестера. Для подавления влияния остальных контактов используется специальная технология, называемая аналоговым ограждением или аналоговым блокированием (guarding). Этот метод прост в настройке и отладке, поскольку в нем используется принцип обучения, при котором сравниваются исправная и дефектная ПП, так что этот метод может быть развернут в условиях массового производства в течение весьма короткого времени.
Недостатком безвекторного тестирования является то, что он требует обеспечения физического доступа к плате, что становится все более критичным для инженеров-разработчиков ПП.
б) Тестирование межсоединений при помощи технологии JTAG
Тестирование исправности монтажа разъема предполагает использование специального JTAG-совместимого модуля, предназначенного для JTAG-тестирования разъема при подключении тестового модуля снаружи ПП.
Достоинством этого метода является то, что он не требует физического доступа к плате, а недостатком — необходимость в использовании специального модуля для тестирования разъемов, причем этот недостаток явно перевешивает достоинство. Это объясняется тем, что в массовом производстве системных плат персональных компьютеров фактор стоимости является критичным. Затраты на приобретение и хранение специальных модулей тестирования несомненно увеличивают стоимость конечного продукта. Кроме того, увеличивается время выполнения теста за счет дополнительных операций по соединению модуля с тестируемым разъемом. Существует также риск появления дополнительных ложных неисправностей из-за ошибок тест-операторов при выполнении ручных операций. И последнее — многократные соединения-рассоединения приводят к довольно быстрому износу модулей тестирования разъемов.
в) Зондирование контактов разъема с использованием ответной части
В этом методе контакт с ответным разъемом осуществляется через зонд-иголку ICT. Необходимо разработать тест-программу, которая проверяет целостность электрической цепи между разъемом и платой. Недостатком метода является высокий риск повреждения контакта разъема во время зондирования. Прижатие зонда к контакту может маскировать наличие обрыва или создать дополнительное механическое напряжение в разъеме. Кроме того, не все разъемы подходят для тестирования с помощью этого метода.
Существует несколько методов для проверки монтажного разъема (сокета) центрального процессора (ЦП).
a) Тестовый чип
В процессе тестирования используется специальный тестовый чип, который вставляется в монтажный разъем ЦП для проверки целостности пайки и непрерывности электрических цепей. Тест позволяет обнаружить как дефекты пайки между монтажным разъемом и платой, так и дефекты контактных соединений между монтажным разъемом и ЦП. Этот метод позволяет достичь очень высокого уровня тестового покрытия, однако для каждого типа ИС процессора требуется свой тестовый чип, что удорожает использование данного метода.
б) Безвекторное тестирование
Этот метод аналогичен описанному выше для тестирования разъемов.
в) Тестирование с ИС процессора как тест-приводом
В процессе тестирования ПП специальная ИС процессора, используемая как тест-привод, вставляется в монтажный разъем, и для каждого ЦП разрабатывается индивидуальная тестовая программа. Недостатком данного метода являются дополнительные затраты на приобретение и хранение тестового процессора. Многократное использование тестовой ИС процессора также приводит к износу ее контактов.
Некоторые компоненты можно тестировать, пользуясь специальной библиотекой готовых разработанных и отлаженных тест-векторов. Кроме того, в подобных случаях можно также использовать безвекторные тесты.
Метод обнаружения обрывов в запитанной плате ОЗП, упомянутый выше, органично вписывается в общую стратегию тестирования благодаря следующим объективным факторам:
– постоянное уменьшение возможностей физического доступа иголок ICT к тестируемой плате;
– наличие множества разъемов, включая контактные (сокеты), соединенных с наборами микросхем MCH и ICH;
– минимальные затраты на реализацию этого метода;
– возможность использования существующих инструментов и наработок для JTAG и для безвекторного тестирования обещает быструю реализацию этого метода, сократив длинный процесс обучения;
– нет необходимости в зондировании разъема с использованием его ответной части.
Дополнительные расходы, связанные с использованием метода ОЗП, относительно невелики благодаря уменьшенной стоимости игольчатого адаптера за счет сокращения числа иголок. Сокращение числа иголок является позитивным фактором, снижающим риск повреждения платы, что также означает, в конечном итоге, дополнительную экономию.
Как описано в [4], помимо фактора стоимости необходимо учитывать некоторые технические ограничения, присущие всем известным сегодня методам ОЗП. В работе также приводятся возможные решения этих технических ограничений. Методика Extest Toggle, возникшая в результате улучшения тестопригодного проектирования, позволяет более эффективно использовать методы ОЗП, не требуя от разработчиков тестов изменений в аппаратной части уже имеющегося оборудования.

Теоретические основы Extest Toggle

Корпорация Intel представила новую команду JTAG, уже внедренную на уровне кремния, которая называется Extest Toggle. На рисунке 2 показано, как работает Extest Toggle. На контакт ИС, который поддерживает JTAG Extest Toggle, подается последовательность импульсов с частотой, равной половине TCK. Остальные контакты поддерживаются в заранее известных состояниях (guarding). Емкостная пластина, позиционированная над тестируемой ИС (DUT), улавливает величину емкости каждого тестируемого контакта.

 

Рис. 2. Пример использования Extest Toggle для обнаружения дефектов тестируемой ИС


Таким образом, с помощью Extest Toggle можно обнаруживать как обрывы, так и непропай контактов. Однако для того, чтобы обнаружить короткое замыкание, соответствующие контакты тестируемой ИС должны иметь в своей JTAG-структуре ячейки чтения (ячейки ввода-вывода, ЯВВ, self monitoring cells).
Одним из главных преимуществ технологии Extest Toggle является его независимость от длины JTAG-цепочки при генерации тестовой частоты в процессе выполнения безвекторного теста. Этот метод также позволяет подстраивать частоту TCK в соответствии со структурой конкретного тестера. Типичные частоты для выполнения безвекторного тестирования находятся в диапазоне от 8 кГц до 10 кГц. Технология Extest Toggle работает с имеющимися типовыми тестерами для безвекторного тестирования.
Для того, чтобы добиться полного замещения физического контакта на плате виртуальной иголкой ICT на уровне кремния, Extest Toggle и ЯВВ должны быть надлежащим образом откалиброваны. Для проверки эффективности работы Extest Toggle и ЯВВ была спланирована структура эксперимента, описанная в дальнейших разделах.

Описание структуры эксперимента по обнаружению ОЗП с помощью Extest Toggle

Исследование было проведено на линиях контрактного производства компании Intel при поддержке разработчиков тестового оборудования с целью оценки эффективности использования технологии Еxtest Toggle и ЯВВ в условиях массового производства.
На рисунке 3 показана системная плата ПК модели Eaglelake, использованная в ходе эксперимента в качестве платформы. Эта модель была выбрана потому, что она имеет высокую степень тестового доступа (>90%), что позволило сравнивать результаты обнаружения ОЗП в технологии Extest Toggle с другими существующими методами тестирования.
Системная плата Eaglelake имеет архитектуру Intel, аналогичную приведенной на рисунке 1. Плата имеет контроллер-концентратор памяти (MCH) серии Eaglelake и контроллер концентратор ввода/вывода (ICH) серии ICH10.

 

Рис. 3. Системная плата Eaglelake


Следует отметить, что в компании Intel для тестирования MCH и ICH традиционно используются структуры «Исключающее ИЛИ» (СИИ, XOR tree test). Платформа Eaglelake является промежуточным продуктом, на котором был реализован переход от СИИ к технологии JTAG. Таким образом, для целей эксперимента использовался набор микросхем MCH и ICH, поддерживающих как JTAG с новой командой Extest Toggle, так и СИИ. Однако в стандартной и массовой версии Eaglelake и ICH10 поддерживают только тестирование в СИИ, поэтому по умолчанию стратегией тестирования для Eaglelake и ICH10 в условиях массового производства была именно СИИ.
Эксперимент состоял из двух фаз. Первая фаза представляла собой лабораторное исследование, а вторая — сбор данных в условиях массового производства.

Первая фаза эксперимента и ее результаты

Целью первой фазы эксперимента было обеспечить разработчиков инструментов тестирования необходимой информацией и детально понять работу Extest Toggle для того, чтобы обеспечить выполнение второй фазы.
Поскольку Extest Toggle является новой технологией, разработчик инструментов тестирования, участвующий в эксперименте, прошел предварительную теоретическую подготовку. Впоследствии им была проделана работа по модификации программного обеспечения для поддержки Extest Toggle и были добавлены средства для регистрации данных и их аналитической обработки, необходимые во второй фазе эксперимента в условиях массового производства. В ходе эксперимента использовались два типа платформ (Eaglelake и TSP демо-плата). Все приведенные результаты относятся к платформе Eaglelake, если не указано иное.
В ходе эксперимента были выполнены следующие исследования.
а) Сравнение результатов измерений, полученных с помощью безвекторного теста и ОЗП в технологии Extest Toggle
Целью исследования было определить, как отличаются в целом результаты, полученные с помощью обычного безвекторного теста, и ОЗП Extest Toggle. Было также важно оценить величину этой разницы, поскольку тесты были выполнены в разных условиях. Кроме того, необходимо было установить, какова же разница между полученным значением емкости на исправном контакте и на дефектном, а также правильно подобрать порог чувствительности для обоих методов.
Обычно безвекторный тест выполняется на незапитанной плате. Сигнал от источника переменного тока подается на проверяемый контакт, а влияние остальных контактов полностью подавляется с помощью техники аналогового ограждения, и лишь затем выполняется измерение ёмкости. Однако методика ОЗП требует, чтобы плата была запитана. Здесь возникает проблема, т.к. посторонние шумы в тестируемой плате, вызванные осцилляторами и регулятором источника питания, могут внести сильные искажения в тестовый сигнал. К этому нужно прибавить собственные шумы тестера и адаптера, вносимые через слой «земли» в момент подачи питания на плату. Все эти внутренние шумы могут повлиять на величину емкости, наведенной в сенсорной пластине. Измерения проводились на следующих интерфейсах: шина данных между ЦП и периферией (FSB), графический интерфейс PCIe (PEG) и шина памяти DDR.
Результаты, приведенные на рисунках 4, 5 и 6, указывают на то, что технология Extest Toggle успешно выявляет неисправности типа «обрыв». Результаты Extest Toggle демонстрируют достаточную разницу между измерениями исправных контактов и обрывами. В целях эксперимента неисправность типа «обрыв» была внесена только в шины FSB и DDR. Необходимо отметить, что результаты идентификации внесенного «обрыва» были получены только с помощью Extest Toggle. Оба метода имеют сходную форму распределения. Как правило, величина емкости, измеренная с помощью Extest Toggle, была выше, чем для безвекторного теста, за исключением шины FSB, что обусловлено характеристиками конкретного семейства логических элементов.

 

Рис. 4. Сравнение результатов безвекторного теста и Extest Toggle для шины FSB

Рис. 5. Сравнение результатов безвекторного теста и Extest Toggle для шины PEG

Рис. 6. Сравнение результатов безвекторного теста и Extest Toggle для шины DDR


б) Сравнение результатов для различных уровней напряжений
В ходе теста ОЗП Extest Toggle были получены результаты измерений для различных уровней напряжений. Цель исследования заключается в том, чтобы понять, как будут изменяться результаты в зависимости от уровня напряжения конкретного семейства логических элементов. Подходит ли такой метод для измерения ёмкости на логических элементах с низкими уровнями напряжения? В этом эксперименте в качестве платформы использовалась демо-плата TSP.
Результаты безвекторного теста были получены при тестировании разъема модуля памяти DDR2 DIMM при уровнях напряжения VOH от 3,3 В до 1,0 В при напряжении VOL = 0.
На рисунке 7 показана корелляция между напряжением и измеренной емкостью. При высоком напряжении измеренная емкость имеет высокое значение и наоборот. Однако даже при напряжении VOH = 1,1 В видна различимая разница между емкостью исправного контакта и обрывом.

 

Рис. 7. График зависимости результатов ОЗП Extest Toggle от уровня напряжения


в) Сравнительный анализ длительности выполнения теста на одном контакте для обоих методов
Цель исследования заключалась в том, чтобы понять, есть ли разница во времени тестирования при прогоне теста каждым из методов.
Время, затраченное на тестирование одного контакта памяти DDR с помощью безвекторного теста было менее 2 мсек, для ОЗР Extest Toggle этот параметр составил 3,1 мсек. Здесь необходимо отметить, что время ОЗР Extest Toggle в дальнейшем может быть уменьшено, так как для эксперимента использовалась первоначальная версия тестовой программы.
г) Оценка эффективности ОЗП Extest Toggle при обнаружении обрывов и коротких замыканий
Ряд неисправностей (обрыв, короткое замыкание на землю, короткое замыкание по питанию, короткое замыкание с соседним контактом) были введены в выбранные интерфейсы Eaglelake и ICH10 с целью их моделирования, как показано в таблицах 4, 5 и 6.

 


Введение неисправности в интерфейс с несимметричным выходом

В таблице 4 приведены результаты обнаружения одиночной неисправности, введенной в интерфейс с несимметричным выходом. Короткое замыкание между двумя соседними линиями сигнала (за исключением интерфейса FSB) не смогли обнаружить ни Extest Toggle, ни ЯВВ. Это можно объяснить наличием мощного выходного драйвера в плате Eaglelake. Неэффективность ЯВВ была обусловлена спецификой кремниевой структуры. Технология Extest Toggle продемонстрировала высокую эффективность при обнаружении коротких замыканий на землю или по питанию для всех типов шин. Использование ЯВВ также дало хороший эффект при обнаружении коротких замыканий на землю или по питанию, за исключением интерфейсов PEG и DMI. В дальнейших исследованиях было установлено, что проблема была на уровне кремния, а не в самом методе тестирования. И, наконец, в случае обрыва между двумя линиями сигналов методика Extest Toggle оказалась наиболее эффективной для всех видов шин, участвовавших в эксперименте.

Введение неисправности в дифференциальную пару

В таблице 5 приведены результаты введения разнообразных неисправностей в дифференциальные пары с целью их моделирования. Был использован только метод ОПЗ Extest Toggle, с помощью которого большая часть неисправностей была успешно обнаружена.

Введение неисправности в ячейку ввода/вывода

В таблице 6 приведены результаты введения неисправности чтения ячейкой ввода/вывода своего содержимого для ИС ICH10 с целью ее моделирования. В ходе эксперимента имели место некоторые проблемы с введением неисправности, в результате чего была введена только примерно половина намеченных неисправностей. Результаты показали, что большая часть введенных коротких замыканий была обнаружена.

Вторая фаза эксперимента и его результаты

Во второй фазе эксперимента была поставлена задача собрать данные, характеризующие эффективность выполнения теста ОЗП Extest Toggle в условиях массового производства. Для обеспечения необходимой поддержки в ходе эксперимента персонал контрактного производства прошел соответствующую подготовку.
Статистические данные собирались для следующих ключевых параметров:
– время, затраченное на изучение и подготовку. Сравнение проводилось между следующими методами: традиционный JTAG, ЯВВ, СИИ и ОЗП Extest Toggle;
– количество ложных обнаружений дефектов в массовом производстве;
– сравнение абсолютных величин результатов, полученных с помощью безвекторного теста и ОЗП Extest Toggle;
– уровень тестового покрытия, обеспечиваемый методом ОЗП Extest Toggle.
Поскольку стратегия тестирования MCH и ICH традиционно построена на базе СИИ, в ходе исследования была поставлена задача оценить разницу во времени тестирования при замене СИИ на JTAG, что планируется сделать в ближайшем будущем. Тридцать исправных ПП были тестированы с помощью технологии JTAG, а затем микросхемы Eaglelake и ICH10 были проверены посредством технологии СИИ. Измерялось время тестирования в следующих процессах:
– внутрисхемное граничное сканирование (JTAG);
– полное граничное сканирование, включающее внутрисхемный JTAG, обратное чтение содержимого ЯВВ и ОЗП Extest Toggle;
– тестирование в технологии СИИ.

Время тестирования

Как показано на рисунке 8, время выполнения только JTAG-тестирования и время тестирования в технологии СИИ отличаются совсем незначительно. При подсчете общего времени не учитывалось время тестирования незапитанной платы. Однако время полного граничного сканирования (Full JTAG) превышает время, затрачиваемое на СИИ-тест на 3 сек. Чтение содержимого ЯВВ и ОЗП Extest Toggle занимает 3,8 сек. Следует отметить, что время в дальнейшем может быть сокращено, поскольку некоторые тесты дублируют друг друга. Кроме того, для поддержки эксперимента использовалась первая версия программного обеспечения, так что имеются возможности для уменьшения времени тестирования.

 

Рис. 8. Сравнение времени тестирования в технологиях JTAG и СИИ.
Примечание: Полный JTAG — JTAG + ЯВВ + ОЗР ЕТ, где JTAG — Внутрисхемное граничное сканирование; ЯВВ — ячейки ввода/вывода; ОЗР ЕТ — ОЗП Extest Toggle 

 

Результаты эксперимента, полученные в условиях массового производства

Всего в условиях массового производства было проверено 2985 плат. Процент ложных обнаружений дефектов был 8,1%, что выше, чем ожидалось. При тестировании 110 плат имела место нестабильность результатов. В ходе дальнейшего анализа было выявлено, что шина DDR имеет самое большое парето по различным видам дефектов.

Сравнение результатов безвекторного теста и ОЗП Extest Toggle

Было проведено сравнение результатов, собранных в ходе безвекторного теста и ОЗП Extest Toggle для шин DDR, FSB и PEG.
На рисунке 9 показаны сравнительные результаты безвекторного теста (TestJet) и ОЗП Extest Toggle для шины DDR. Можно отметить, что общая тенденция аналогична той, что наблюдалась в ходе первой фазы эксперимента. Однако на некоторых контактах емкость, измеренная с помощью безвекторного теста, была выше, чем для ОЗП Extest Toggle. Дальнейший анализ показал, что к этим контактам в схеме подключены подтягивающие (pulled-up) резисторы. Было также отмечено недостаточное исключение влияния окружающей схемы (guarding) через слой «земли» при проведении безвекторного теста. Эти моменты будут учтены при разработке следующей версии тестовой программы.

 

Рис. 9. Статистика результатов для шины DDR


Как показано на рисунке 10, значения емкости, полученные в результате безвекторного теста для FSB, оказались выше, чем с Extest Toggle. Эта тенденция совпадает с результатами, собранными в ходе первой фазы эксперимента. Однако для PEG, как следует из рисунка 11, результаты Extest Toggle оказались выше, чем результаты безвекторного теста, что также совпадает с результатами, полученными в ходе первой фазы эксперимента.

 

Рис. 10. Статистика результатов для шины FSB

Рис. 11. Статистика результатов для PEG


Подводя итог можно утверждать, что значение емкости, полученное с Extest Toggle, было выше всюду, за исключением интерфейса FSB. В шине DDR было найдено несколько контактов, которые показали более высокие результаты по сравнению с безвекторным тестом. В целом результаты, собранные в условиях массового производства, весьма близки к результатам, полученным в ходе первой фазы эксперимента.

Величина тестового покрытия ОПЗ Extest Toggle

В таблице 7 приведена оценка уровня тестового покрытия, сделанная по результатам обширного введения неисправностей и отладки:
При тестировании шины FSB обоими методами нет необходимости в тестовом доступе к плате. Хотя Extest Toggle можно использовать для тестирования DDR, PEG_RX и DMI_RX, метод ЯВВ в этих случаях не работает, поэтому при тестировании этих интерфейсов необходимо обеспечивать тестовый доступ к плате.

 

 

Выводы

Приведенные в статье данные указывают на то, что метод ОПЗ Extest Toggle способен эффективно обнаруживать неисправности типа «обрыв». Однако для выявления коротких замыканий этот метод имеет пока некоторые ограничения. В статье также показано, что с помощью ЯВВ можно эффективно обнаруживать КЗ в шине FSB на платформе Eaglelake (но не на других платформах). Эти ключевые моменты будут учтены инженерами-проектировщиками структур на кремнии в следующих версиях дизайна.
Величина напряжения питания также влияет на значение полученной ёмкости, поэтому могут понадобиться дополнительные исследования для анализа измерений емкости при напряжениях менее 1 В.
Время, затрачиваемое на выполнение теста ОЗП Extest Toggle, весьма незначительно влияет на общую пропускную способность тестирования.
Уровень ложных обнаружений дефектов оказался выше, чем ожидалось, что было вызвано специфическими проблемами структуры шины DDR.
Следует отметить, что на уровень ложных обнаружений дефектов влияет то, каким образом тестовая программа определяет свой порог чувствительности, т.е. заключает «Исправен» или «Неисправен». Установка фиксированного порога чувствительности для всех контактов может привести к повышению показателя NDF из-за внутренних шумов, т.к ОЗП выполняется на запитанной плате. Таким образом, необходимы дополнительные исследования для определения оптимального порога чувствительности.
Еще один ключевой момент, извлеченный из эксперимента, состоит в том, что тот или иной инструмент тестопригодного проектирования (DFT) абсолютно необходим тест-инженеру для выявления критических узлов, в которых требуется тестовый доступ, а также узлов, которые покрываются тестом ОЗП. Критические узлы включают контакты JTAG и контакты, которые необходимо блокировать.

Заключение

Успех применения метода ОЗП Extest Toggle очень важен, поскольку он является ключевой стратегией для тестирования плат с ограниченным доступом иголок ICT. В ходе эксперимента компания Intel и разработчики средств тестирования сформулировали несколько важных моментов. Необходимо улучшить некоторые программные алгоритмы и тест-векторы, сократить время тестирования, изменить некоторые характеристики аппаратной части, сделать ряд изменений на уровне кремния и в файлах BSDL для поддержки Extest Toggle. Пока все эти задачи не будут выполнены, от разработчиков по-прежнему требуется обеспечение максимально возможного доступа к плате. Описанный в статье эксперимент является первым опытом внедрения JTAG c Extest Toggle в набор микросхем компании Intel для ПК и мобильных приложений. На его основе будет сделан ряд важных выводов для их дальнейшего использования в остальных платформах.
Стоит также отметить, что в настоящее время создана рабочая группа IEEE для разработки нового стандарта, описывающего обсуждавшуюся в данной статье методику, основанную на Extest Toggle и известную как Selective Toggle, или P1149.8.1.

Задачи, намеченные на будущее

Ниже приведен список задач, предназначенных к выполнению для обеспечения готовности производственной инфраструктуры контрактного производства Intel при развертывании стратегии Extest Toggle:
– обеспечить готовность программного обеспечения для генерации тестовых программ;
– обеспечить тестер, поддерживающий технологию Extest Toggle;
– оптимизировать методологию установки порога чувствительности;
– обеспечить разработку программного инструмента, который поможет тест-инженеру различать, какие критические узлы требуют тестового доступа к плате, а какие не требуют;
– обеспечить разработку программного инструмента тестопригодного проектирования, который поможет тест-инженеру выбрать оптимальную стратегию тестирования применительно к конкретной плате;
– повторить эксперимент на следующей платформе (системной плате Intel для ПК) для получения более сосредоточенных результатов ввиду расхождений, обнаруженных в ходе эксперимента с платформой Eaglelake;
– обеспечить тестопригодное проектирование на ранних стадиях производства кремния для правильной разработки структуры JTAG.
Авторы статьи провели исследование эффективности метода ОПЗ для JTAG-управляемого устройства, имеющего разъем или сокет. Аналогичным образом можно расширить область исследования на соединения JTAG-управляемого и JTAG-неуправляемого устройств.

Литература

1. K.P. Parker, “A New Probing Technique for High-Speed/High-Density Printed Circuit Boards”, Proceedings International Test Conference, 2004.
2. Chwee Liong Tee, “Challenges of Implementing Bead Probe Technology in High Volume Manufacturing”, Proceedings IEEE International Test Conference, 2008.
3. Dayton Norrgard and Kenneth P. Parker, “Augmenting Boundary-Scan Tests for Enhanced Defect Coverage”, Proceedings IEEE International Test Conference, 2008.
4. D.F. Dubberke, J.J. Grealish and W.I. van Dick, “Solving In-Circuit Defect Coverage Holes with a Novel Boundary-Scan Application” Proceedings IEEE International Test Conference, 2008.

Перевод с английского: Галит Городецкая (JTAG.TECT).



Вы можете скачать эту статью в формате pdf здесь.
Оцените материал:

Автор: Чуи Лионг Ти, Цзи Хау Тан, Чин Чуанг (Chwee Liong Tee, Tzyy Haw Tan and Chin Chuan Ng), Intel, Kулим, Малайзия



Комментарии

0 / 0
0 / 0

Прокомментировать





 

Горячие темы

 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2019 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты