Вход |  Регистрация
 
 
Время электроники Воскресенье, 18 ноября
 
 

Это интересно!

Ранее

Входной контроль компонентов: контроль паяемости методом оценки баланса смачиваемости

Контроль паяемости при подготовке партий электронных компонентов и комплектующих при запуске в производство позволяет предсказать результаты процесса и снизить затраты на ремонт изделий. Тестер контроля паяемости Menisco ST88 является эффективным инструментом определения качества паяемости широкого круга компонентов.

Частота дискретизации осциллографа и точность измерений. Часть 2. Точность дискретизации

Часть 2 статьи посвящена точности дискретизации. При выборе осциллографа для точных высокоскоростных цифровых измерений, точность дискретизации зачастую важнее ее максимальной частоты. Проводя измерения на осциллографах с разными значениями полосы пропускания и частоты дискретизации, мы продемонстрируем крайне неочевидный вывод: осциллографы с большей частотой дискретизации могут достигать меньшей точности отображения сигнала из-за некорректно работающей системы АЦП.

 

15 января

Тестопригодное проектирование схем для граничного сканирования

В предлагаемой вниманию читателей журнала пятой статье серии «Основы технологии граничного сканирования и тестопригодного проектирования» рассматриваются основы тестопригодного проектирования схем, предназначенных для тестирования и внутрисхемного программирования средствами граничного сканирования. Аббревиатуры, названия сигналов, регистров и состояний ТАР, введенные в предыдущих статьях серии, использованы здесь в основном без дополнительных ссылок.





Вы можете скачать эту статью в формате pdf здесь.

Скрыть/показать html версию статьи
background image
ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ
59
№1, 2008
контроль и тестрование
Ами Городецкий
, к.т.н., гл. ученый, StarTest, amigo@Start-Test.com
Леонид Курилан
, ген. директор, StarTest, Leonid.K@Start-Test.com
В предлагаемой вниманию читателей журнала пятой статье серии «Основы технологии граничного сканирования и
тестопригодного проектирования» рассматриваются основы тестопригодного проектирования схем, предназначенных
для тестирования и внутрисхемного программирования средствами граничного сканирования. Аббревиатуры, назва-
ния сигналов, регистров и состояний ТАР, введенные в предыдущих статьях серии, использованы здесь в основном
без дополнительных ссылок.
Нас всех обучили секрету созданья
гармонии в мире — и это надолго...
А. Макаревич
Схема ПП называется тестопри-
годной, если ее структура, топология
и применяемые в ней элементы по-
зволяют выполнять для нее генера-
цию тестов, проводить оценку уров-
ня покрытия дефектов получаемыми
тестами и выполнять собственно те-
стирование ПП на разных этапах ее
эксплуатации. Уровень покрытия
дефектов в схеме с хорошим уровнем
тестопригодности выше, возмож-
ности их локализации лучше, время
тестирования меньше, а качество те-
стируемой ПП выше. Схема может,
разумеется, оказаться тестопригод-
ной и сама по себе, но это относится
только к сравнительно простым схе-
мам. Тестопригодность мало-мальски
сложных схем следует планировать на
этапе их проектирования, принимая в
расчет множество факторов, зачастую
не имеющих прямого отношения к
функциональным особенностям схем,
и поэтому плохо знакомых или вовсе
неведомых разработчику схемы.
Проектирование тестопригоднос-
ти схем при их разработке (Design-
For-Testability, DFT) является клю-
чевой и интегральной составляющей
современного проектирования элек-
тронных схем и ПП. Ожидаемый уро-
вень тестопригодности (в процентах
покрытия тех или иных, заранее пла-
нируемых к тестированию, дефектов)
обычно закладывается в технические
требования новых разработок и под-
тверждается компьютерным модели-
рованием тестопригодности еще до
того, как начинается изготовление и
сборка ПП, узлов и систем. Прави-
ла тестопригодного проектирования
(методы DFT) предполагают видо-
тестопригодное проектирование схем
для граничного сканирования
изменение топологии и/или связей
между элементами схемы, или даже
добавление дополнительных элемен-
тов (внутрисхемных или наружных),
которые могут никак не быть связа-
ны с функционированием схемы и
предназначены только лишь для обе-
спечения ее тестируемости. Методы
DFT могут иметь отношение к обес-
печению структурного или функцио-
нального тестирования схемы ПП,
к размещению элементов на ПП и
их механическим характеристикам,
к документации производства и от-
ладки ПП и сопутствующему про-
граммному
обеспечению.
Рамки
данной статьи позволяют нам сосре-
доточиться лишь на некоторых прак-
тических методах тестопригодного
проектирования для структурного
ГС-тестирования и внутрисхемного
программирования ПП [1].
Многие из рассматриваемых ниже
методов DFT наряду с обеспечением
тестопригодности схем предназначе-
ны также для защиты схем от несанк-
ционированной активизации структур
ГС, причиной которой могут являться
неисправности ПП и ее элементов, а
также внешние и внутренние помехи
и шумы. Дело в том, что подобная слу-
чайная активизация структуры ГС без
соответствующего управления со сто-
роны ГС-тестера может нанести зна-
чительный ущерб ПП, став причиной
перегрева, выхода из строя отдельных
элементов и нарушений функциони-
рования ПП и системы в целом.
Структура ГС-цепочки в общем
виде (без линий ТСК) показана на
рисунке 1. Резисторы, обозначенные
как N/A, в полной конфигурации це-
почки не смонтированы, к выходам
TDO каждой ИС ГС последовательно
подключены нулевые резисторы. Зна-
чимость этих резисторов обусловлена,
тем, что они обеспечивают точки до-
ступа на поверхности ПП к линиям
TDI и TDO любой ИС в корпусах BGA
(Ball Grid Array), что зачастую критич-
но при отладке целостности цепочки
и поиске в ней дефектов. Не менее
существенной является возможность
простого и эффективного обхода лю-
бой из ИС ГС в результате простой
перестановки нулевого резистора на
место N/A-резистора, если при от-
ладке какую-либо ИС нужно на время
исключить из цепочки. Такой обход
может оставаться постоянным, если в
одном из вариантов сборки ПП та или
иная ИС ГС не используется.
Рис. 1. Структура ГС-цепочки
background image
Тел.: (495) 741-77-01
60
www.elcp.ru
контроль и тестрование
Рис. 2. Буферизация линий ГС
Рис. 3. ПЛМ-конфигурируемая ГС-цепочка
Входы TDI каждой из ИС ГС снаб-
жаются внешним подтягивающим
резистором 1…4,7К, несмотря на то,
что каждый из них имеет слабый вну-
тренний подтягивающий резистор
примерно 150К. Если при включении
ПП триггеры контроллера ТАР одной
из ИС в результате неисправности
установятся в состояние Shift-IR (см.
рис. 3 [4]) и ТАР не будет сброшен, то
при соответствующих помехах на кон-
тактах TMS и TCK в РК ИС будет за-
гружен код некоторой команды. Важ-
но предусмотреть, чтобы это был код
команды BYPASS (все единицы, что и
обеспечивается подтягивающим рези-
стором), т.к. при этом активизируется
РО, что не может причинить ущерба
окружению данной ИС внутри схемы.
Если при отсутствии этого резистора
на контакте TDI ИС в результате не-
исправности или помехи окажется
лог. «0», то при описанных выше усло-
виях в РК ИС может быть загружен
код команды EXTEST (все нули), что
приведет к активизации РГС и выда-
че внутрь схемы на контакты ввода/
вывода (КВВ) ИС неконтролируемых
сигналов.
Линия TMS, общая для всех кон-
тактов TMS ИС цепочки, также снаб-
жается внешним подтягивающим
резистором 1…4,7К для того, чтобы
гарантировать удержание контрол-
леров ТАР каждой из ИС в состоя-
нии сброса TLR (см. рис. 3 [4]), тем
самым блокируя самопроизвольную
инициализацию их механизмов ГС.
Контакты / TRST всех ИС ГС следу-
ет соединить вместе и подключить к
внешнему резистору «на массу» для
дополнительного блокирования са-
мопроизвольной инициализации ме-
ханизма ГС. Наряду с этим, должна
быть обеспечена возможность пере-
вода линии / TRST на уровень лог. «1»
ГС-тестером для разрешения работы
контроллеров ТАР цепочки под его
управлением, например так, как по-
казано на рис. 1.
Все линии ГС нуждаются в буфери-
зации между наружным разъемом ГС
и собственно цепочкой (см. рис. 2).
Необходимость в применении буфе-
ра (например, типа ‘244) обусловлена
следующими причинами:
– защита линий контроллера ТАР
от внешних шумовых помех;
– поддержание безопасных уров-
ней сигналов на линиях ГС при нор-
мальном функционировании ПП или
при отключении ПП от ГС-тестера в
процессе тестирования;
– согласование импедансов между
контроллером ГС-тестера и ПП, т.е.
драйверами ГС-тестера и ветвящимися
линиями ГС схемы, и, как следствие,
повышение допустимой тактовой ча-
стоты тестирования (сигнал ТСК);
– снятие ограничений на длину
соединительного кабеля между кон-
троллером ГС-тестера и тестируемой
ПП.
Для исключения возможных фа-
зовых смещений между сигналами ГС
их следует буферизовать посредством
одной и той же ИС. Если число ИС ГС
в цепочке превышает 8—10 микросхем,
зачастую применяется расщепление
линий TMS и TCK , поскольку нагру-
зочной способности одного входного
буфера обычно недостаточно. В каче-
стве такого расщепляющего буфера
может, к примеру, использоваться ИС
FCT3805, вход ТСК которой может
быть фильтрован, как показано на ри-
сунке 2. На линиях TMS и TCK, осо-
бенно сравнительно длинных, могут
применяться антизвонные последова-
тельные резисторы 22…30 Ом, а также
резисторы терминации «на массу» для
согласования импедансов длинных
линий. Следует относиться к разводке
линий TMS и TCK весьма тщательно,
как к разводке особо чувствительных
внутрисхемных линий (например,
высокочастотных
cинхросигналов),
и стремиться к их возможному уко-
рочению. Любые паразитные и фазо-
вые искажения на этих линиях могут
привести к сбоям машины состоя-
ний контроллера ТАР и нарушению,
таким образом, функционирования
протокола ГС. Недопустимо также
применение инверторов на линиях
TMS и TCK. Небольшие антизвонные
последовательные резисторы (или
же подтягивающие резисторы) могут
применяться на линии TDO послед-
ней ИС цепочки. Внимательный чи-
татель обратил, вероятно, внимание
на то, что нет никакой необходимости
в буферизации сигналов /TRST.
Значительной гибкостью обладает
построение ГС-цепочек посредством
ПЛМ, предварительно конфигури-
руемой через порт ТАР ПЛМ. Все
остальные контакты ПЛМ, показан-
ные на рисунке 3, являются КВВ этой
background image
ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ
61
№1, 2008
контроль и тестрование
Рис. 4. Сопряжение контроллеров ТАР с разными напряжениями
ИС, причем ТАР-порт 0 используется
для подключения ГС-тестера, а про-
чие порты ТАР — для подключения
внутрисхемных ИС ГС. Структу-
ра, содержимое и буферизация ГС-
цепочки (или нескольких отдельных
ГС-цепочек) может меняться либо в
функции кода на контактах Config,
либо в функции версии конфигурации
ПЛМ для достижения максимального
тестового покрытия ПП.
Количество ГС-цепочек в схеме
ПП не является, таким образом, ве-
личиной постоянной, как и не суще-
ствует какого-либо рекомендуемого
их количества. Сколько цепочек будет
в схеме, из каких и скольких ИС будет
составлена каждая из них и как бу-
дут организованы связи между ними
диктуется лишь результатами анали-
за тестопригодности данной схемы.
Одним из принимаемых во внимание
факторов является ожидаемая такто-
вая частота ТСК каждой из цепочек,
определяемая, по вполне понятным
соображениям, ИС с наименьшей ча-
стотой ТСК. Вовсе не обязательно, к
примеру, объединять все ИС ГС схемы
в одну цепочку, поскольку современ-
ные ГС-тестеры фирм Asset, Corelis,
Gopel, JTAG Tech, и т.д. позволяют
одновременно подключать не менее
четырех отдельных цепочек, автома-
тически объединяя их для выполне-
ния тестов межэлементных связей или
кластеров ИС, принадлежащих любой
комбинации цепочек. Соответствую-
щие аппаратные и программные сред-
ства этих тестеров будут рассмотрены
в следующих статьях серии.
Другим фактором, принимаемым
во внимание при построении ГС-
цепочек, является рабочее напряже-
ние контроллера ТАР каждой из ИС
ГС. Несмотря на то, что функциональ-
ное ядро таких ИС может работать
одновременно в широком спектре на-
пряжений (скажем, 3,3, 2,5, 1,8, 1,2 В
и т.д.), контроллер ТАР каждой ИС
ГС имеет вполне определенное рабо-
чее напряжение. При необходимости
размещения в одной ГС-цепочке ИС
с разными напряжениями ТАР, эти
ИС можно сгруппировать по уровню
напряжений ТАР и использовать те
или иные микросхемы сопряжения
цифровых сигналов с различными
уровнями напряжений, как показано
на рисунке 4. Если каждая из таких
групп ИС составляет отдельную ГС-
цепочку, то можно сэкономить на ми-
кросхемах сопряжения (AVCA фирмы
Texas Instruments на рис. 4, или какие-
либо другие), определив для внешних
контроллеров ГС-тестера соответству-
ющие уровни напряжений. Платой за
такую экономию является добавление
в схему разъемов для каждой из ГС-
цепочек.
Важным аспектом проектирования
тестопригодных ГС-цепочек является
тщательное соблюдение всех требо-
ваний атрибутов COMPLIANCE_
PATTERNS и/или Design_Warning
файлов BSDL используемых ИС ГС,
а также соответствующих указаний,
содержащихся в технической доку-
ментации этих ИС [2]. Контакты, обе-
спечивающие условия активизации
ГС-режима, могут подключаться к
подтягивающим резисторам или ре-
зисторам «на массу», постоянным или
переключаемым в тестовом режиме
тем или иным способом. Обеспечи-
вать требуемые ГС-условия на этих
контактах, подключая их к свобод-
ным КВВ ГС, следует очень осмотри-
тельно, чтобы не создавать тупиковых
ситуаций, когда условия ГС-режима
одной из ИС цепочки определяются
другой ИС этой же цепочки . Даже
если ИС, определяющая условия ГС-
режима данной цепочки, находится в
соседней цепочке той же схемы ПП,
совместный тест инфраструктуры
обеих этих цепочек окажется невоз-
можен, не говоря уже о проблематич-
ности выполнения теста межэлемент-
ных связей для ИС обеих цепочек [1].
Зачастую обсуждаемые условия обе-
спечиваются предварительно конфи-
гурируемыми для этой цели ПЛМ,
находящимися вне ГС-цепочек тести-
рования.
Рассмотрим пример обеспече-
ния ГС-режима для двух ИС цепоч-
ки, показанной на рисунке 5. Соот-
ветствующий фрагмент файла BSDL
ИС Xilinx выглядит следующим об-
разом:
attribute COMPLIANCE_PATTERN
of XC2S200_FG456:
entity is (/Progr, /Init) (10).
Условия ГС-режима этой ИС соз-
даются при подключении разъема
ГС-тестера к тестируемой ПП. При
этом входы блокирования буферов
линий /Progr и /Init закорачиваются
«на массу» перемычкой внутри тесто-
вого кабеля, обеспечивая передачу на
эти линии сооответственно лог. «1» и
лог. «0».
Ситуация с обеспечением ГС-
режима для ИС МРС860 выглядит
несколько сложнее. Файл BSDL это-
го микропроцессора не содержит
никаких сведений на этот счет. В
руководстве пользователя (MPC860
PowerQUICC User Manual), с другой
background image
Тел.: (495) 741-77-01
62
www.elcp.ru
контроль и тестрование
стороны, указано, что контакты конт-
роллера ТАР этой ИС (TCK, TDI и
TDO) мультиплексированы с кон-
тактами порта отладки BDM (DSCK,
DSDI, DSDO), так что для ввода ИС
в режим JTAG необходимо конфигу-
рировать микропроцессор соответ-
ствующим образом. Это означает, что
фрагмент DBPC слова конфигурации
HRCW (Hard Reset Configuration Word)
должен быть равен 01 или 11. Другими
словами, следует обеспечить значение
лог. «1» в разряде D12 шины данных
микропроцессора в при удержании
контакта сброса /HRESET в состоя-
нии лог. «0».
На рисунке 5 показан один из
возможных способов конфигури-
рования ИС МРС860 для ее ввода в
ГС-режим: входы блокирования бу-
феров линий D12 и /HRESET зако-
рачиваются «на массу» перемычкой
внутри тестового кабеля, обеспечи-
вая передачу на эти линии сооответ-
ственно лог. «1» и лог. «0». Вдумчи-
вый читатель, разумеется, заметил,
что приведенная на рисунке схемная
структура позволяет лишь ввести ми-
кропроцессор в ГС-режим, но вслед
за этим контакт сброса / HRESET
следует вернуть в состояние лог. «1»
и освободить разряд шины данных
D12, переведя соответствующий бу-
фер (см. рис. 5) в состояние с вы-
соким импедансом. Эти и другие
схемные решения должны быть про-
думаны и реализованы на этапе про-
ектирования схемы ПП для обеспе-
чения ее тестопригодности.
Существенным моментом обе-
спечения тестопригодности является
возможность раздельного управления
состояниями выходов ИС для устра-
нения конфликтов на общей шине. К
примеру, при выполнении теста меж-
элементных связей между ИС ГС1 и
ГС2 (см. рис. 6) следует перевести в
состояние с высоким импедансом ИС
ЗУ1 и ЗУ2 для устранения конфликтов
на шине данных. Один из способов
заключается в подключении контак-
та ОЕ ЗУ1 к свободному контакту А
микросхемы ГС2. При выполнении
теста межэлементных связей на этом
контакте удерживается лог. «0» при
условии, что контакт А снабжен вы-
ходной ячейкой типов b, c или f (см.
рис.6 [3]). Понятно, что при нормаль-
ной работе такой схемы функциональ-
ное ядро ГС2 удерживает на контакте
А лог. «1».
Другой способ устранения кон-
фликтов на общей шине (рисунок 6)
заключается в присоединении /ОЕ
ЗУ2 к свободному контакту разъема
ГС. В рабочем режиме разрешение
ЗУ2 обеспечивается резистором R1, а
в тестовом режиме контакт /ОЕ ЗУ2
переключается на подтягивающий ре-
зистор R2 перемычкой в кабеле под-
ключения ГС-тестера. Нетрудно при-
думать и другие способы устранения
конфликтов, важно лишь подчеркнуть
необходимость реализации одного из
этих способов на этапе проектирова-
ния схемы.
Интересный нюанс этого подхода,
лишний раз подчеркивающий необ-
ходимость внимательного изучения
файлов BSDL [2] при проектирова-
ния схем, показан на рисунке 7. При
необходимости выполнения теста
ЗУ2 посредством ИС ГС1 необходи-
мо перевести в состояние с высоким
импедансом как ГС2, так и ЗУ1, что-
бы устранить возможный конфликт
на общей шине данных. Если контакт
А, выбранный в качестве управляю-
щего ОЕ ЗУ1, имеет общую ячейку
управления С с одним или несколь-
кими контактами данных В, то воз-
никает следующее противоречие: для
управления контактом А должно быть
С = 1 (или 0), а для перевода контак-
Рис. 5. Некоторые условия обеспечения ГС-режима
Рис. 6. Устранение конфликтов на общей шине
Рис. 7. Отключение от общей шины
background image
ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ
63
№1, 2008
контроль и тестрование
тов В в состояние с высоким импе-
дансом должно быть С = 0 (или 1).
Единственным документом, указы-
вающим на возможность подобного
противоречия, является файл BSDL
ИС ГС2.
Немаловажным при обеспече-
нии тестопригодности ЗУ является
управляемость источником синхро-
сигналов таких ИС. Ранее в [1] было
отмечено, что если в функциональ-
ном режиме ПП синхросигналы ЗУ
подключены к внутрисхемному гене-
ратору, то в режиме теста ГС эти син-
хросигналы должны быть переключе-
ны на один из предназначенных для
этого контактов ГС для управления
ими синхронно с прочими сигна-
лами ЗУ — адреса, данных и т.д. На
рисунке 8 показан распределитель
синхросигналов для нескольких ЗУ,
нормально работающий, если кон-
такты А и В удерживаются в состоя-
нии с высоким импедансом. При не-
обходимости передачи управления
синхросигналами ЗУ структуре ГС
на контакте А средствами ГС обеспе-
чивается лог.»0», запирающий выход
внутрисхемного генератора, а в каче-
стве ГС-источника синхросигналов
ЗУ используется контакт В.
Проблема, зачастую возникающая
при ГС-тестировании ЗУ, заключает-
ся в применении в схеме ПП распре-
делителей синхросигналов с нулевой
задержкой и фазовой автоподстрой-
кой частоты (ФАПЧ, PLL), обуславли-
вающих нижний порог пропускания
синхрочастот (например, 10 МГц).
Как правило, частота синхросигна-
лов ЗУ от ГС-источника не превос-
ходит нескольких сотен килогерц,
так что подобный распределитель
синхросигналов с ФАПЧ оказывается
для них непреодолимым. Решением в
этом случае является использование
в тестопригодных схемах только рас-
пределителей с ФАПЧ, снабженных
контактом блокирования порога про-
пускания (к примеру, контакт AVDD
микросхемы
CDCV855).
Cледует,
разумеется, на этапе проектирования
схемы позаботиться об управляемости
этим контактом.
Весьма характерной проблемой
обеспечения тестопригодности син-
хронных динамических ЗУ (DDR
SDRAM), которые приобрели в по-
следнее время очень широкую по-
пулярность, является задача отклю-
чения напряжений промежуточного
Рис. 8. Управление синхросигналами ЗУ
Рис. 9. Кластерный тест и пассивный тест разъема
уровня, известных как VTT. К этим
напряжениям (на уровне от 2,5 до
0,9 В, в зависимости от типа ЗУ) обыч-
но подключается множество резисто-
ров для терминации и согласования
импедансов шин DDR SDRAM. Про-
блема тестирования этих резисторов
(см. рисунок 5г [1]) заключается в
том, что их нельзя однозначно трак-
товать ни как подтягивающие, ни как
подключенные «на массу». Тесто-
пригодность таких резисторов может
быть обеспечена блокированием вы-
дачи напряжения VTT и заменой его
на «землю» для целей тестирования.
Примером может служить блокиро-
вание VTT микросхемы CM3202 при
помощи контакта ADJSD, который в
тестопригодной схеме должен быть
ГС-управляемым.
Как было указано в [1], одной из
центральных задач тестопригодного
проектирования схем является по-
строение ГС-управляемых класте-
ров. При необходимости кластерно-
го тестирования схемных элементов
U3—U6 (см. рис. 9) при помощи ИС
ГС U1—U2 уже на этапе проектирова-
ния схемы следует обратить внимание
на то, чтобы функциональные входы
элементов U3—U6 были подключены
к выходам ГС, а их функциональные
выходы — ко входам ГС. На этом же
этапе должна быть продумана логика
кластерного теста, управление блоки-
рующими контактами ОЕ и контакта-
ми DIR, определяющими направление
передачи данных в двунаправленных
буферах, и устранение конфликтов на
общих шинах.
Типичными и широко применяе-
мыми кластерными тестами явля-
ются тесты разъемов. На рисунке 9
показана схема пассивного теста
разъема, контакты которого являют-
ся ГС-управляемыми. При наружном
закорачивании соответствующих пар
контактов (ГС-выход на ГС-вход)
тест сводится к простой проверке
проводимости такой петли. Необ-
ходимо, разумеется, позаботиться о
ГС-блокировании не участвующих в
тесте выходов, как, например, выход
элемента U6.
Тестирование разъемов может ока-
заться намного более сложным, если
background image
Тел.: (495) 741-77-01
64
www.elcp.ru
контроль и тестрование
описанные простые петли построить
не удается и необходимы активные
ГС-приемники и/или ГС-передатчики
с наружной стороны разъема. В качес-
тве таких ИС обычно используются
ПЛМ, размещаемые на специальной
тестовой плате, ГС-структура кото-
рых либо включается в ГС-цепочку
тестируемой ПП, либо подключается
к ГС-тестеру отдельно. Тест разъема
в таких случаях превращается в тест
межсоединений схемы, состоящей из
схем тестируемой ПП и тестовой тех-
нологической платы, в которой тести-
руемый разъем описывается как про-
зрачный.
Обеспечение прожига ИС флэш-
памяти в смысле ГС-управляемости
шин адреса, данных и большей части
сигналов управления не вызывает, как
правило, вопросов. Следует, однако,
отметить, что этапы тест-программ
ГС, связанные с ИС флэш-памяти,
являются наиболее времяемкими
среди прочих (см. рис. 3[1]), поэтому
при проектировании тестопригодных
схем уменьшению времени прожига
уделяется значительное внимание.
Длительность прожига напрямую
связана со значением ТСК — частоты
синхросигналов ГС-цепочки, управ-
ляющей прожигом, а эта частота,
как указывалось выше, определяется
ТСК наиболее медленной ИС цепоч-
ки. Это означает, что при проекти-
ровании схемы следует стремиться
сконцентрировать ГС-управляемость
всеми сигналами ИС флэш-памяти
(не только шинами адреса и дан-
ных, но и сигналами управления) в
одной ГС ИС с наибольшим ТСК (см.
рис. 10).
Существенным фактором умень-
шения времени прожига ИС флэш-
памяти является управляемость сиг-
налом разрешения записи /WE. Дело
в том, что каждый цикл записи в ИС
флэш-памяти, как правило, сопро-
вождается тремя переключениями
на линии /WE: лог. «1», лог. «0» и
лог. «1». Если линия /WE является
ГС-управляемой, то для обеспечения
указанной последовательности пере-
ключений на этой линии требуется
выполнение трех фаз Shift-DR [3] на
каждый цикл записи, что весьма вре-
мяемко. Простым решением, о реали-
зуемости которого следует позаботить-
ся на этапе проектирования схемы,
является подключение линии /WE
для целей ускоренного ГС-прожига
к одному из контактов внешнего
управления ГС-тестера (например,
посредством ГС-разъема). Система
управления любым ГС-тестером обе-
спечивает необходимые сигналы на
таком контакте, синхронизированные
с остальными ГС-управляемыми сиг-
налами прожига флэша, позволяя ре-
ально сократить время прожига почти
втрое. Если еще к одному контакту
внешнего управления ГС-тестера (ри-
сунок 10) подключить контакт готов-
ности RDY/BSY ИС флэш-памяти
(что позволит ГС-тестеру перейти к
следующему циклу записи сразу же
по завершении предыдущего цикла),
время прожига можно сократить еще
больше.
Рассмотрим пример, в котором
время выполнения фазы Shift-DR при
прожиге некоторой ИС флэш-памяти
равно 40 мкс, а максимальное время
ожидания завершения цикла записи
равно 160 мкс. Суммарное время, за-
трачиваемое на один цикл записи, со-
ставит при этом (40∙3) + 160 = 280 мкс.
При непосредственном управлении
линией /WE (1 мкс на цикл запи-
си) и получении сигнала готовности
от контакта RDY/BSY (10 мкс) фаза
Shift-DR выполняется лишь однажды
Рис. 10. Прожиг ИС флэш-памяти
за цикл для ввода адреса и данных.
Время цикла записи в этом случае со-
ставит 40 + 1 + 10 = 51 мкс, что гово-
рит само за себя.
В заключение обзора основных
методов тестопригодного проектиро-
вания для граничного сканирования
приведем еще несколько кратких за-
мечаний.
– Раздельное управление источ-
никами питания цифровой и анало-
говой частей схемы ПП и выключение
аналоговых источников питания на
время выполнения ГС-тестирования
способствует устойчивости ГС-теста.
– Отключение
внутрисхемных
генераторов синхросигналов на вре-
мя выполнения ГС-теста позволяет
исключить внутрисхемные шумы и
помехи и повысить устойчивость ГС-
теста .
– Контакты TDI и TDO разъемов
ПП не должны быть соседними, по-
скольку их закорачивание в результа-
те ошибки сборки ПП очень сложно
обнаружить, а без устранения этого
дефекта ГС-тестирование ПП невоз-
можно.
– ИС ГС, подключенные к ИС
флэш-памяти, но не участвующие
в ее прожиге, должны поддержи-
вать команды HIGHZ или CLAMP,
в противном случае их доступ к ИС
флэш-памяти следует буферизовать и
позаботиться о ГС-управлении бло-
кировкой буферов.
Продолжение в следующем номере
журнала: будут рассмотрены основы
построения и особенности программных
и аппаратных средств тестирования
для поддержки граничного сканирова-
ния фирм Asset InterTech и Corelis.
Литература
1. Городецкий A., Курилан Л. «Основной
формат ввода тест-программ и тесты гра-
ничного сканирования», часть 4//Производ-
ство электроники, 2007, №8.
2. Городецкий A., Курилан Л. «Язык опи-
сания структур граничного сканирования»,
часть 3//Производство электроники, 2007,
№7.
3. Городецкий A., Курилан Л. «Регистры
и команды граничного сканирования», часть
2//Производство электроники, 2007, №6.
4. Городецкий A., Курилан Л. «Введение
в технологию граничного сканирования»,
часть 1//Производство электроники, 2007,
№5.
background image
ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ
65
№1, 2008
новости
новости технологий
Компания Cobar BV, входящая в группу Balver Zinn, пред-
лагает бессвинцовую паяльную пасту SN100C-XF3 с расши-
ренным температурным диапазоном (профилем) для пайки в
обычной, не азотной, среде. XF3 входит в семейство SN100C
продуктов на основе запатентованной технологии Nihon
Superior.
Припои на основе SN100C имеют лучшую долговременную
усталостную прочность по сравнению с серебряными припоя-
ми SAC. Отказавшись от использования серебра, SN100C —
единственное на сегодня реальное «лекарство» против ми-
грации меди (Cu-migration) в олово паяного соединения.
XF3 отлично смачивает все распространенные металли-
ческие поверхности, формирует паяные соединения, близка
по внешнему виду (блеску) к свинцовым, имеет широкое тех-
нологическое окно печати, может наноситься со скоростью
до 150…200 мм/с. SN100C-XF3 имеет меньшую склонность
к образованию пустот по сравнению с пастами на основе
SAC.
Cobar Group, подразделение Balver Zinn, предлагает по-
требителям согласованные системы паяльных материалов на
основе SN100C, от стержней до трубчатого припоя, совмести-
мые флюсы и паяльные пасты. Cobar также предлагает ши-
рокий выбор продуктов с воздушным выравниванием (Hot Air
Leveling) на основе SN100C для использования в промышлен-
ности.
www.russianelectronics.ru
SN100C-XF3 — новая бессвинцовая паяльная паста с расширенным
температурным диапазоном
новости технологий
Компания ASC International анонсировала две новые опти-
ческие установки контроля припойной пасты — VisionMaster
M450 и VisionMaster AP450.
Системы VisionMaster M450 и VisionMaster AP450 имеют
целый ряд нововведений по сравнению с предыдущими моде-
лями. В них увеличено поле зрения, скорость захвата данных,
улучшен пользовательский интерфейс.
Установка VisionMaster M450 позволяет в автоматическом
режиме измерять высоту и объем нанесенной пасты, гене-
рирует цветное изображение объекта, отображает цветной
3D профиль объекта, обеспечивает точные и повторяемые
результаты вне зависимости от цвета и отражательной спо-
собности основания. Установка работает под управлением
Windows XP и Vista.
Установка VisionMaster AP450 — полностью автоматизи-
рованная система для контроля высоты и объема припойной
пасты на печатных платах с размерами 460 х 560 мм (18 х 22
дюйма), отображает цветной 3D профиль объекта, работает
под управлением Windows XP и Vista, допускает off-line про-
граммирование.
www.russianelectronics.ru
VisionMaster M450 и AP450 — две новые установки контроля припойной
пасты
новости технологий
Permalex Paste Manager — ракели с самоочищением для
производительных автоматизированных компактных принте-
ров, адгезия пасты в которых снижена на 90%.
Компания Transition Automation анонсировала и
успешно продемонстрировала новое поколение ракелей
Permalex Paste Manager с самоочищением (Self-Cleaning
Squeegee System), в которых применены «челночные»
(shuttle) лезвия небольших размеров и которые могут
перемещаться назад и вперед вдоль лицевой поверхно-
сти основного металлического ракеля. Припойная паста,
которая остается на ракеле после нанесения, удаляет-
ся (срезается) с помощью точных скользящих движений
лезвий.
За свою разработку компания получила две престижные
премии — Global Technology Award от журнала Global SMT &
Packaging и Innovative Technology Award от IPC. В настоящее
время компания перерабатывает систему под наиболее попу-
лярные принтеры.
www.russianelectronics.ru
ракели с самоочищением от Transition Automation
новости технологий
Тепловой сушильный шкаф TU 60/60 фирмы Votsch
Industrietechnik подходит для большинства термических про-
цессов при производстве. Шкаф очень компактный, идеально
подходит для лабораторий. Полезный объем шкафа 216 ли-
тров, номинальная температура 200°C.
Достоинствами данной модели являются хорошее распре-
деление температурного поля в камере, малое время нагре-
ва и быстрое восстановление температуры после открытия
двери, оптимизированная система охлаждения, а также воз-
можность подачи воздуха как в вертикальном, так и в горизон-
тальном направлениях.
Благодаря модульной структуре и большому количеству
разнообразных приспособлений, тепловой сушильный шкаф
может обеспечить практически любой режим работы. Он так-
же оснащен специальным ПО S!MPATI, позволяющим объеди-
нить в сеть до 99 сушильных шкафов и управлять ими с по-
мощью одного компьютера.
Корпус сушильного шкафа изготовлен из высокока-
чественных изоляционных материалов, поэтому внешние
стенки шкафа остаются холодными, а энергопотребле-
ние — низким. На нем также установлен температурный
ограничитель, дополнительно может быть установлен пре-
дохранитель.
Сушильный шкаф TU 60/60 соответствует следующим ди-
рективам ЕС: EMV guidelines 89/336/EC и Machine guidelines
89/392/EC.
www.russianelectronics.ru
Универсальный сушильный шкаф TU 60/60
background image
Тел.: (495) 741-77-01
66
www.elcp.ru
новости
новости технологий
Компания Chomerics Europe,
подразделение Parker Hannifin
Corporation, предлагает два но-
вых электропроводных эпок-
сидных компаунда для защиты
электронных приборов от элек-
тромагнитных помех.
Радиопоглощающие
по-
крытия CHO-Shield 576 и CHO-
Shield 579 обеспечивают экра-
нирование приборов на уровне
60…80 дБ в диапазоне частот
от 30 МГц до 1 ГГц. Двухкомпо-
нентная эпоксидная смола с наполнением серебром может
наноситься на поверхность распылением или кистью, высы-
хает в течение часа при комнатной температуре или значи-
тельно быстрее при нагреве.
CHO-Shield 576 может наноситься на стекло, пластик и
эпоксидные основания, а также использоваться для металли-
зации медь/олово. CHO-Shield 579 имеет низкий уровень VOC
(летучих органических составов), не более 357 г/л, что на 40%
ниже, чем у предшественников. Сопротивление обоих компа-
ундов не превышает 0,06 Ом/квадрат, срок хранения не менее
9 месяцев (при 24°C).
www.russianelectronics.ru
радиопоглощающие эпоксидные покрытия
новости технологий
Приспособление FP-1MAS-2 компании
Manix Manufacturing предназначено для
обрезки и формовки выводов SMD-
компонентов перед их монтажом и оплав-
лением.
Возможна
настройка
приспосо-
бления под различную длину выводов,
высоту корпуса, радиус изгиба, тол-
щину выводов. Челночный механизм пе-
ремещает компонент из зоны формовки
в зону обрезки. Одновременно обрабатываются выводы с
одной стороны кристалла. Настройка приспособления про-
изводится с помощью цифрового микрометра. К приспосо-
блению прилагается набор сменных матриц для установки
компонентов.
www.russianelectronics.ru
Приспособление для обрезки и формовки выводов
новости технологий
Компания Gen3 Systems расширила семейство своих тесте-
ров ионных загрязнений, добавив к ранее выпущенным при-
борам CM11 и CM12 новый контаминометр (Contaminometer)
CM60.
Тестер CM60 предназначен для измерения ионных за-
грязнений печатных плат и электронных компонентов, может
использоваться как автономно, например, для контроля пе-
чатных плат, так и в составе технологической линии, как сред-
ство статистического управления процессом (SPC, statistical
process control). CM60 может быть устанавлен в начале произ-
водственной линии или, например, после пайки волной, чтобы
выявлять отклонения параметров техпроцесса от заданных.
Новая ячейка объемного контроля (volumetric testing cell)
освобождает пользователя от необходимости вычислять пло-
щадь поверхности сборок и позволяет контролировать платы
с размерами до 600 × 550 × 60 мм. Все операции контроля ав-
томатизированы. Оператору необходимо лишь загрузить пе-
чатную плату в тестер и извлечь ее после завершения контро-
ля. Прибор работает под управлением операционных систем
Windows
®
XP или Vista. Результаты измерений отображаются
в двухмерном или трехмерном представлении, изображение
можно поворачивать на экране дисплея.
www.russianelectronics.ru
новый тестер ионных загрязнений от Gen3 Systems
новости технологий
Компания Thermo Fisher Scientific, мировой лидер в об-
ласти переносных рентгеновских установок (X-Ray Fluores-
cence, XRF), анонсировала третье поколение анализаторов
Niton XL3.
Анализатор Niton XL3 700 позволяет дистрибьюторам,
контрактным производителям и OEM-компаниям быстро про-
верять компоненты и конечную продукцию на соответствие
требованиям RoHS, China ROHS, WEEE и других нормативных
документов, определять на лабораторном уровне состав при-
поев, проводить структурный анализ пластиков и полимеров.
Типичное время анализа припоев — менее 5 с, что в два раза
быстрее, чем в установках Niton предыдущего поколения.
В анализаторах Niton XL3 700 используется 2 Вт 50 кВ
рентгеновская трубка, самая мощная среди всех перенос-
ных XRF рентгеновских установок. Для сбора, обработки и
передачи данных в XRF анализаторах Niton XL3 используется
80 МГц DSP ASIC и специализированные встроенные процес-
соры, а также Niton Data Transfer (NDT) программное обеспе-
чение. Прибор питается от литий-ионных батарей третьего
поколения.
Компания выпускает несколько модификаций Niton XL3
700 с большим набором аксессуаров с возможностью одно-
временного анализа образца на наличие 25 элементов, вклю-
чая свинец, кадмий, ртуть, хром, бром и хлор.
www.russianelectronics.ru
Переносной рентгеновский анализатор компонентов на соответствие RoHS
Оцените материал:

Автор: Ами Городецкий, к.т.н., гл. ученый, StarTest, amigo@Start-Test.com; Леонид Курилан, ген. директор, StarTest, Leonid.K@Start-Test.com



Комментарии

0 / 0
0 / 0

Прокомментировать





 

Горячие темы

 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2018 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты