Вход |  Регистрация
 
 
Время электроники Суббота, 7 декабря
 
 


Это интересно!

Ранее

Автоматическая оптическая инспекция — серия систем SE-300 Ultra и Flex Ultra

В последние годы среди производителей электронной продукции остро стоит проблема миниатюризации и повышения сложности, а также повышения качества выпускаемых изделий. Последнее обуславливается повышением требований при приемке продукции, конкурентной борьбой среди производителей и т.д. И если еще несколько лет назад, когда преобладал ручной монтаж, для повышения качества достаточно было приобрести автоматический установщик или принтер, и это выводило производство на качественно новый уровень, то сегодня предприятие не может считаться современным, не имея в своем распоряжении многофункциональных полностью автоматических линий поверхностного монтажа.

Технология поиска скрытых дефектов на печатных платах

Практически все производители печатных плат с успехом используют для контроля качества тестовое оборудование оптического или электрического контроля. Однако данное оборудование предназначено для поиска уже проявившихся дефектов, например, коротких замыканий, обрывов, нарушений качества изоляции, хотя на печатных платах возможны также и скрытые (латентные) дефекты, которые могут привести к отказу оборудования на дальнейших этапах производства или в эксплуатации.

 

15 февраля

Системы поддержки граничного сканирования ScanWorks и ScanExpress

В предлагаемой вниманию читателей журнала шестой статье серии «Основы технологии граничного сканирования и тестопригодного проектирования» рассматриваются основы построения и особенности систем поддержки граничного сканирования американских фирм Asset InterTech и Corelis. Аббревиатуры и названия сигналов и команд, введенные в предыдущих статьях серии, использованы здесь в основном без дополнительных ссылок.





Вы можете скачать эту статью в формате pdf здесь.

Скрыть/показать html версию статьи
background image
ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ
71
№ 2, 2008
контроль и тестирование
В предлагаемой вниманию читателей журнала шестой статье серии «Основы технологии граничного сканирования
и тестопригодного проектирования» рассматриваются основы построения и особенности систем поддержки гранично-
го сканирования американских фирм Asset InterTech и Corelis. Аббревиатуры и названия сигналов и команд, введен-
ные в предыдущих статьях серии, использованы здесь в основном без дополнительных ссылок.
Чтоб из тысяч несказанных слов
вам сказать лишь одно …
А. Макаревич
В предыдущих статьях серии неод-
нократно использовался термин «ГС-
тестер» и упоминались некоторые из
систем, относящихся к этому опреде-
лению. К программно-аппаратным
системам, предназначенным для раз-
работки и поддержки тестов ГС и
внутрисхемного программирования
(ВСП) в рамках протокола гранично-
го сканирования, получившим в по-
следнее десятилетие весьма широкое
распространение в мире электроники,
можно отнести следующие системы:
ScanWorks фирмы Asset Inter-
Tech (www.asset-intertech.com);
ScanExpress
фирмы
Corelis
(www.corelis.com);
ProVision фирмы JTAG Tech no-
logy (www.jtag.com);
onTAP фирмы Flynn
(www.flynn.com);
CASCON фирмы Goepel
(www.goepel.com);
Eclipse фирмы Intellitech
(www.intellitech.com);
XJTAG фирмы XJTAG
(www.xjtag.com);
SourceWizard и ScanMaster фир-
мы Acculogic (www.acculogic.com).
Эти (и некоторые другие, намного
менее известные) системы имеют одно
и то же назначение, более-менее схо-
жие программные средства разработки
и отладки тестов ГС, отличающиеся
друг от друга (но не принципиаль-
но!) средства получения диагности-
ческой информации, и подобные (но
совершенно не взаимозаменяемые!)
аппаратные средства сопряжения
с тестируемыми ПП и узлами. Раз-
системы поддержки граничного сканирования
ScanWorks и ScanExpress
Ами Городецкий
, к.т.н., гл. ученый, StarTest, amigo@Start-Test.com
Леонид Курилан
, ген. директор, StarTest, Leonid.K@Start-Test.com
личия между системами относятся к
разнообразным сервисным средствам
разработки программ и их отладки,
удобству и эффективности поиска
дефектов по результатам получаемой
диагностики неисправностей, гибко-
сти аппаратных средств сопряжения
для применения в нестандартных си-
туациях, совместимости с широким
спектром других тестовых систем и
встраиваемости в популярные гра-
фические интерфейсы пользователя
(ГИП) и базы данных, к средствам
анализа уровня тестопригодности и
полноты покрытия неисправностей, а
также к удобству и полноте докумен-
тирования перечисленных особенно-
стей ГС-систем.
Отличия ГС-систем выражаются
также в следующем:
– автоматизация разработки те-
стов в противоположность ручной об-
работке текстов промежуточных фай-
лов;
– дружественность графического
интерфейса пользователя ГС-систем;
– совместимость интерфейса при-
кладного программирования (API
1
) с
популярными языками программи-
рования, такими как С/С++, Tcl/Tk,
Perl, Visual Basic, J#, и т.д.;
– поддержка базирующихся в ин-
тернете библиотек тестовых модулей;
– простота интеграции в другие
тестовые платформы, например ICT,
MDА
2
, FPT
3
, и т.д.;
– совокупность аппаратных средств
для сопряжения с тестируемыми ПП
и узлами.
ГС-системы отличаются также
уровнем
поддержки
пользова те-
лей (как со стороны фирмы-про из-
водителя, так и представителями на
местах) и, разумеется, ценой.
В настоящей и следующей статьях
серии будет дан краткий обзор основ-
ных программных средств первых че-
тырех из приведенных выше систем
ввиду ограничений, налагаемых раз-
мерами журнальной статьи.
Входной информацией для всех
ГС-систем являются список линий те-
стируемой ПП (netlist) и файлы BSDL
для каждой из ИС ГС схемы. Необяза-
тельным для некоторых ГС-систем яв-
ляется ввод списка элементов схемы,
который может также автоматически
извлекаться ГС-системой из списков
линий определенных форматов. Все
ГС-системы принимают множество
разнообразных форматов списков
линий, получаемых изо всех извест-
ных систем автоматизированного
проектирования (САПР) электрон-
ных схем (Cadence, Allegro, OrCAD,
Verilog, ViewLogic, Fabmaster, Mentor,
и т.д.). Каждая из ГС-систем преобра-
зует введенный список линий в свой
внутренний формат, и для разных ГС-
систем эти форматы различны и не
взаимозаменяемы.
Все ГС-системы снабжены про-
граммами грамматического и синтак-
сического анализа вводимых файлов
BSDL, что в определенной степени
устраняет заботу тест-инженера об их
проверке при разработке тестов ГС.
Этот анализ, разумеется, не имеет
никакого отношения к физическому
уровню тестирования файлов BSDL,
предназначенному для проверки со-
ответствия содержащихся в них опи-
саний действительной структуре ГС
данной ИС [3].
Любая ГС-система позволяет ав-
томатически распознавать структуру
ГС-цепочки схемы по списку линий
тестируемой ПП. Для одних систем
1
Application Programming Interface.
2
Manufacturer Defect Analysis.
3
Flying Probe Tester.
background image
Тел.: (495) 741-77-01
72
www.elcp.ru
контроль и тестирование
это возможно лишь в случае имено-
вания линий ТАР в списке линий
схемы грамматически различимыми
именами, содержащими фрагменты
TDI, TDO, TMS, TCK. Другие извле-
кают информацию о контактах ТАР
контроллеров ИС из файлов BSDL.
Используемые в этих цепях после-
довательные резисторы [1] и другие
элементы (буферы, преобразователи
уровней и т.п.) должны быть заранее
объявлены «прозрачными». Всегда
существует также возможность опи-
сания структуры ГС-цепочки (или це-
почек) вручную, если их автоматиче-
ское распознавание по тем или иным
причинам неадекватно.
Программно-аппаратная ГС-сис-
те ма ScanWorks техасской фирмы Asset
InterTech снискала себе широкую ми-
ровую популярность, в наибольшей
степени — в США и на Дальнем Вос-
токе. Эта система имеет единый, ин-
тегрированный и весьма дружествен-
ный ГИП, посредством которого
осуществляется конфигурирование ее
характеристик, выбор ограничений и
параметров тестов, выбор ГС-команд
контроллеров ТАР, поиск и адаптация
применяемых моделей кластеров, ЗУ,
флэш-памяти и т.д. Все, что требуется
тест-инженеру в процессе разработ-
ки теста, его отладки, прогона теста,
получения диагностической инфор-
мации и поиска дефектов достижимо
посредством связанных между собой
окон ГИПа, так что нет никакой необ-
ходимости не только в редактировании
тех или иных текстовых файлов, но
даже в знании об их существовании.
Интегрированный ГИП подсистем
разработки тестов (Development) и
прогона тестов (Manufacturing) по-
зволяет автоматически (или вруч-
ную) переводить отдельные этапы
тест-программы в исполняемую по-
следовательность в окне секвенсера,
показанного на рисунке 1, никак не
манипулируя исполняемыми файла-
ми. Секвенсер дает возможность легко
менять как набор исполняемых этапов
тест-программы, так и их последова-
тельность, а также условия выполне-
ния каждого из них, число итераций,
предупреждения тест-оператору и т.д.
Генерация теста инфраструктуры
ГС-цепочки (Scan Path Verify) [2] в
ScanWorks выполняется автоматиче-
ски. Этот тест состоит из теста захвата
РК [4], теста команд BYPASS (всегда),
IDCODE и USERCODE (для ИС ГС,
имеющих эти команды), теста длины
РГС каждой ИС ГС-цепочки и теста
линии сброса /TRST.
На этапе обработки списка линий
тестируемой ПП система ScanWorks
предполагает объявление соответ-
ствующих линий схемы линиями пи-
тания (POWER) или земли (GND),
что позволяет выполнять автоматиче-
скую сортировку резисторов на под-
тягивающие резисторы и резисторы,
подключенные «на массу», а также
на ГС-прозрачные резисторы (см.
рис. 5 [2]). При автоматической гене-
рации тестов межэлементных связей
ScanWorks исходит из предположения,
что все элементы схемы, кроме ИС ГС
и резисторов, остаются «защищенны-
ми» (protected) до тех пор, пока им не
присвоен определенный тип. «Защи-
щенность» элемента предусматривает
исключение из теста межэлементных
связей всех подключенных к нему ли-
ний, чтобы не инициировать на них
непреднамеренных сигналов, могу-
щих повредить элемент. Назначение
типов элементов, а также установле-
ние соответствия между их схемными
именами и библиотечными моделями
выполняется автоматически (если
схемные имена соответствуют именам
библиотечных моделей), либо вруч-
ную посредством браузера моделей,
показанного на рисунке 2. Подбор
моделей элементов выполняется либо
из разветвленных встроенных би-
блиотек, поставляемых фирмой Asset,
либо прямым подключением системы
ScanWorks через интернет к базе мо-
делей элементов фирмы (см. рис. 3).
Несложный язык описания моделей
позволяет также писать модели са-
Рис. 1. Секвенсер ScanWorks
Рис. 2. Браузер моделей ScanWorks
Рис. 3. Доступ к базе данных моделей ScanWorks в интернете
background image
ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ
73
№ 2, 2008
контроль и тестирование
мостоятельно и использовать их для
построения тестов не-ГС-кластеров.
Этот же браузер позволяет определять
для каждой из ИС ГС желаемый ре-
жим работы в данном тесте: EXTEST
с PRELOAD — по умолчанию, а так-
же только EXTEST, только SAMPLE,
BYPASS, HIGHZ и т.д., что суще-
ственно повышает гибкость настрой-
ки параметров теста.
Браузер контактов ScanWorks, по-
казанный на рисунке 4, является ис-
ключительно удобным средством вве-
дения тех или иных внутрисхемных
ограничений или условий при разра-
ботке тестов межэлементных связей и
выгодно отличает эту ГС-систему от
прочих. Внутрисхемные ограничения
или условия могут быть следующи-
ми: стимуляция на данном контакте
(и, разумеется, на всей подключен-
ной к нему линии схемы) констант-
ного значения 0 или 1 или же чтение
на нем константного значения 0 или
1, стимуляция переднего или заднего
фронта импульса, введение логиче-
ских функций (И, ИЛИ, инверсия) на
линиях схемы, сшивка линий схемы,
и т.д. Пиктограммы для обозначения
различных условий и ситуаций замет-
но улучшают дружественность этого
интерфейса. Введение ограничений
и условий посредством браузера кон-
тактов, разумеется, не автоматизи-
ровано и предполагает глубокое по-
нимание тест-инженером топологии
тестируемой схемы и ее элементов.
Следует отметить, что браузер контак-
тов, читая соответствующие файлы
BSDL, выдает также информацию и
о ГС-функциях контактов ИС ГС, что
позволяет оперативно решать тонкие
вопросы тестопригодности схемы.
При генерации тестов ЗУ ScanWorks
(Memory Access Verification) элемен-
там памяти схемы ставятся в соот-
ветствие модели ИС ЗУ. Сопоставле-
ние элементов моделям происходит
автоматически, если схемные имена
соответствуют именам библиотечных
моделей, либо вручную посредством
браузера моделей ЗУ ScanWorks, ана-
логичного показанному на рисун-
ке 2 и с тем же принципом подбора
моделей. Настройка внутрисхемных
ограничений или условий при раз-
работке тестов ЗУ выполняется при
помощи браузера ЗУ, аналогичного
показанному на рисунке 4 и снабжен-
ного множеством удобных сервисных
функций.
Тот же принцип подбора моделей
ИС лежит в основе генерации про-
грамм прожига ИС флэш-памяти и
ЭСППЗУ (I
2
C). Для настройки вну-
трисхемных ограничений или усло-
вий при генерации таких программ
применяется
браузер,
подобный
браузеру ЗУ, но с дополнительным
специфическим окном, фрагмент ко-
торого приведен на рисунке 5. При
помощи этого окна очень просто вы-
полняется настройка управления ли-
нией сигнала разрешения записи/ WE
(см. рис. 10 [1]), а также контроля за-
вершения цикла записи: задержкой
на определенное время, чтением ре-
гистра состояния ИС флэш-памяти
или чтением контакта готовности
RDY/BSY.
Процедуры
ВСП
в
системе
ScanWorks основаны на активизации
файлов ВСП, импортированных из
сторонних специализированных си-
стем (см. рис. 10 [2]). В дополнение
к стандартному формату SVF система
поддерживает и другие применяемые
в ВСП форматы (Jam, STAPL и т.д.).
ScanWorks снабжена исключитель-
но детализированным и дружествен-
ным интерфейсом помощи (Help),
построенным на HTML-ссылках,
снабженным обучающими разделами
и позволяющим подключаться также
к интернетным средствам поддержки
при поиске того или иного фрагмента
информации в базе данных вопросов
и ответов пользователей фирмы Asset.
Детально
структурированный
низкоуровневый макроязык систе-
мы ScanWorks заметно отличает ее от
других подобных систем. Система со-
держит как компилятор, так и интер-
претатор макроязыка, предназначен-
ного для описания взаимодействия
с любыми внутренними регистрами
ГС-структуры и выполнения любых
команд, описанных в файлe BSDL ИС
ГС. Макроязык является чрезвычай-
но мощным и гибким инструментом
описания ГС-структур на регистро-
вом уровне и широко применяется
при разработке нестандартных тестов
для внутреннего тестирования ИС
и сложных схемных кластеров, под-
держки программ встроенного само-
тестирования (Build-In Self Test), на-
писания скриптов предварительных
условий и послетестовых операций
для стандартных тестов.
Средства интерактивной отладки
тестов в ScanWorks (см. рис. 6) со-
держат широкий диапазон возможно-
стей для их пошаговой отладки в ди-
намическом и статическом режимах,
перенастройки параметров контрол-
леров ТАР, прогона тестов между из-
меняемыми контрольными точками,
оперативного вмешательства через
Рис. 4. Браузер контактов ScanWorks
Рис. 5. Условия прожига флэш-памяти в
ScanWorks
background image
Тел.: (495) 741-77-01
74
www.elcp.ru
контроль и тестирование
окно ГИПа в любой бит любого тест-
вектора, а также изменения внутри-
схемных условий и ограничений для
отлаживаемых тестов на всех уровнях
(ячейка ГС, контакт ИС, линия схе-
мы) без необходимости в их переком-
пиляции.
ScanWorks обеспечивает совме-
стимость с несколькими интерфейса-
ми прикладного программирования
(API). Один из них использует ком-
понентную объектную модель (СОМ)
Microsoft, позволяющую создавать
интерфейсы системы как с помощью
интерпретативных языков програм-
мирования типа Tcl, Perl или Visual
Basic, так и на компилятивных язы-
ках C++ или C#. Широко применя-
ется возможность встраивания объ-
ектов ScanWorks в такие популярные
пользовательские интерфейсы как
LabVIEW, Agilent VEE (бывший HP
VEE) и LabWindows/CVI. Кроме того,
ScanWorks содержит разветвленную
объектноориентированную библио-
теку с объектами граничного скани-
рования для использования в языках
программирования C/C++, поддер-
живаемую компиляторами Borland и
Microsoft.
Генератор диагностических отче-
тов системы ScanWorks дает оценку
тестового покрытия неисправностей
на пяти уровнях:
а) полное покрытие для чистых
ГС-линий (100% обнаружения об-
рывов и к.з.), соединяющих ГС КВВ
непосредственно или через «прозрач-
ные» элементы ПЭ (см. рис. 5а [2]);
б) частичное ГС-покрытие (см.
рис. 5б [2]);
в) покрытие
к.з.
между
ГС-
линиями одной и той же ИС (см.
рис. 5в [2]);
г) покрытие некоторых обрывов
или к.з. резисторов (см. рис. 5г [2]);
д) покрытие неисправностей в ГС-
цепочке;
е) никакого покрытия.
Результаты
прогона
теста
в
ScanWorks выдаются в виде диагности-
ческих отчетов с указанием на место
обнаружения неисправности (контакт
ИС и\или линия схемы), характер не-
исправности и ее возможную причину.
В дополнение к обычному текстовому
отчету может быть также получен диа-
гностический отчет, в котором неис-
правные контакты ИС и линии схемы
указаны в виде HTML–ссылок, по-
зволяющих тест-оператору получить
указание на их местоположение на
поверхности тестируемой ПП в спе-
циальном окне, отображающем вид
обеих сторон ПП со смонтированны-
ми на ней элементами.
* * *
Программно-аппаратная система
поддержки ГС ScanExpress (в преды-
дущих версиях под именем ScanPlus)
калифорнийской фирмы Corelis ши-
роко известна и применяется при тес-
тировании электронных ПП и систем
в США, Европе, Израиле, Индии и на
Дальнем Востоке. Конфигурирование
основных характеристик системы,
выбор ограничений и параметров тес-
тов, выбор ГС-команд контроллеров
ТАР, поиск и адаптация применяемых
моделей кластеров, ЗУ и т.д. осущест-
вляется как с использованием ГИП,
так и редактированием соответствую-
щих текстовых файлов. ГИП систе-
мы интегрирован частично, поэтому
отдельные ГИПы используются на
этапах разработки тестов и их прого-
на, сшивания тестов отдельных ПП в
тест системы, содержащей эти ПП, а
также разработки и отладки процедур
прожига ИС флэш-памяти.
ГС-система ScanExpress/Plus ис-
пользует несколько различных типов
форматов входных файлов для подси-
стемы прогона тестов (Runner), кото-
рые вводятся в ее «тест-план» просто
как файлы через обычный браузер.
Основными являются формат тесто-
вых процедур — файлы с расширени-
ем cvf, и формат процедур прожига
ИС флэш-памяти — файлы с расши-
рением fpi, которые транслируются
самой подсистемой прогона тестов в
формат SVF.
Система распознает ГС-цепочки
тестируемой схемы автоматически
или в диалоговом режиме (см. рис. 7),
одновременно выполняя граммати-
Рис. 7. Распознавание ГС-цепочек в ScanExpress/Plus
Рис. 6. Интерактивная отладка теста в ScanWorks
background image
ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ
75
№ 2, 2008
контроль и тестирование
ческую верификацию файлов BSDL,
позволяя их редактирование, разре-
шая выбор команд ГС для настройки
разрабатываемого теста и отображая
диаграммы ГС-цепочек схемы (см.
рис. 8).
Построение теста инфраструктуры
ГС-цепочки [2] в системе ScanExpress/
Plus полностью автоматизировано.
Такой тест обычно состоит из теста
захвата РК [4], теста команд BYPASS
и IDCODE, теста длины РГС каждой
ИС ГС-цепочки и некоторых других.
При разработке тестов межэле-
ментных связей в дополнение к списку
линий тестируемой ПП (netlist) и фай-
лам BSDL для каждой из ИС ГС схе-
мы система ScanExpress/Plus требует
ввода трех дополнительных текстовых
файлов. Один из них — файл схемных
ограничений с расширением con, дру-
гой — файл редактирования списка
линий тестируемой ПП с расширени-
ем edt, и файл описания прозрачных
компонентов с расширением lib. Этот
lib-файл является, в сущности, би-
блиотекой прозрачных компонентов,
легко модифицируемой и наращи-
ваемой от проекта к проекту, которая
присоединяется к любому разрабаты-
ваемому тесту. Среди компонентов,
описываемых в lib-файле, могут быть
цифровые и цифро-аналоговые ИС,
переключатели, пассивные элемен-
ты (резисторы, индуктивности), и,
разумеется, перемычки. Соответствие
схемных имен компонентов описа-
ниям lib-файла устанавливается ко-
мандой TRANSPARENT в edt-файле,
описанном ниже.
Файлы схемных ограничений (con-
файлы) содержат команды, позволяю-
щие разработчику теста исключить из
данного теста те или иные линии, ИС
или их отдельные контакты по тем
или иным соображениям или, напро-
тив, разрешить функционирование
тех или иных ИС на время выполне-
ния данного теста. Другие команды
позволяют задать на определенных
линиях те или иные логические уров-
ни, а также обусловить ожидаемые
константные значения на определен-
ных линиях схемы при выполнении
данного теста. За исключением самых
общих команд, con-файлы в системе
ScanExpress/Plus наполняются вруч-
ную, что предполагает детальное по-
нимание разработчиком теста тополо-
гии тестируемой ПП и составляющих
ее элементов.
Файлы
редактирования
(edt-
файлы) предназначены для опера-
тивного внесения изменений в спи-
сок линий тестируемой ПП на время
выполнения данного теста. Наиболее
употребимыми командами редакти-
рования являются TRANSPARENT —
объявление «прозрачности» между
теми или иными контактами ИС или
любых других компонент, REMOVE_
COMPONENT — устранение из теку-
щего списка линий всех связей с не-
смонтированным в данной версии ПП
компонентом, или MERGE_NET —
сшивка указываемых линий схемы в
одну. При построении общей струк-
туры тестов система ScanExpress/
Plus предполагает объявление таких
элементов схемы, как резисторы и
резисторные сборки, что позволяет
системе увязать в edt-файле линии,
подключенные к ГС-контактам ИС,
как прозрачные, автоматически на-
полняя edt-файл соответствующими
командами TRANSPARENT.
При построении общей структуры
тестов система ScanExpress/Plus пред-
полагает объявление соответствую-
щих линий схемы линиями питания
(POWER) или земли (GND), что при-
водит к автоматическому распозна-
ванию подтягивающих резисторов и
резисторов, подключенных «на мас-
Рис. 9. Автоматическая сортировка резисторов в ScanExpress/Plus
Рис. 8. Диаграмма ГС-цепочек в ScanExpress/Plus
су» (см. рис.9). Это позволяет автома-
тически получить тест для всех таких
резисторов (см. рис. 5г [2]).
Разработка тестов ИС ЗУ бази-
руется на моделях ЗУ, вводимых в
виде текстового файла с расшире-
нием mif. Модели различных типов
ИС ЗУ описываются несколькими
базисными моделями ЗУ (SRAM,
SDRAM, DRAM, FIFO), определяе-
мыми командой MEMORY_TYPE в
mif-файле. Подстройка КВВ и вре-
менных характеристик конкретной
ИС ЗУ к базисной модели описыва-
ется операторами ADDRESS_BUS,
DATA_BUS_INOUT,
CONTROL_
BUS, READ_CYCLE, WRITE_CYCLE
и некоторыми другими в том же mif–
файле, легко модифицируемыми при
отладке теста.
К функциональным командам
файлов схемных ограничений (con-
файлов), предназначенным преиму-
щественно для тестов ЗУ, относятся
такие, как ADDRESS_LATCH_HIGH:
удерживать контакт разрешения за-
щелки буфера смешанной шины
адреса\данных в состоянии «лог. 1»
при передаче адреса и в состоянии
«лог. 0» при передаче данных. Дру-
гим примером функциональных ко-
манд является команда DIRECTION_
PIN_1_WHEN_WRITE:
удерживать
background image
Тел.: (495) 741-77-01
76
www.elcp.ru
контроль и тестирование
Рис. 11. Оценка тестового покрытия в ScanExpress/Plus
контакт
направления
двунаправ-
ленного буфера в состоянии «лог. 1»
при записи и в состоянии «лог. 0»
при чтении. Существуют, разумеет-
ся, и симметричные указанным ко-
манды ADDRESS_LATCH_LOW и
DIRECTION_PIN_0_WHEN_WRITE.
Внутрисхемный прожиг ИС флэш-
памяти и ЭСППЗУ (I
2
C) в системе
ScanExpress/Plus основан на исполь-
зовании моделей, вводимых в виде
текстового файла с расширением dev.
Подобно моделям ИС ЗУ, модели
флэш-памяти и ЭСППЗУ базируют-
ся на нескольких базисных моделях
(типов Intel, AMD, EEPROM и т.д.),
а подстройка КВВ и временных ха-
рактеристик конкретной ИС к одной
из базисных моделей описывается
cпециальными параметрами в том же
dev-файле, легко модифицируемыми
при отладке. Для разработки и про-
гона процедур прожига предназначе-
ны два дополнительных программных
модуля — генератор программ прожи-
га и собственно программатор, снаб-
женный весьма удобными средствами
пошаговой отладки.
Особенностью построения те-
стов не-ГС-кластеров в ScanExpress/
Plus является использование двух до-
полнительных типов текстовых фай-
лов — файла определения линий, уча-
ствующих в тесте (sdf-файл), и файла
описания собственно теста (slf-файл)
в весьма простом и наглядном форма-
те. Эти файлы пишутся, как правило,
вручную, что несколько замедляет
разработку теста и требует от разра-
ботчика детального представления о
структуре и функциональных особен-
ностях тестируемого кластера. Опре-
деленным достоинством такого под-
хода является возможность описывать
кластеры любой сложности, даже не
вникая в их внутреннюю структуру,
если тест кластера (относительно его
КВВ) импортирован из другого ис-
точника и преобразован в формат slf-
файла.
ВСП в системе ScanExpress/Plus,
так же как и в системе ScanWorks,
основано на активизации файлов
ВСП, импортированных из специали-
зированных систем (см. рис. 10 [2]).
Кроме стандартного формата SVF
система поддерживает и другие при-
меняемые в ВСП форматы (Jam, JBC
и т.п.).
Режим отладки системы ScanEx-
press/Plus обеспечивает пошаго-
вую визуализацию подачи на линии
тестируемой схемы параллельных
тестовых векторов, а также полу-
чаемых на этих линиях реакций на
каждый отдельный бит каждого те-
стового вектора — совпадающих с
ожидаемыми и отличающихся от
них (см. рис. 10). Режим позволяет
пошаговый или цикличный прогон
теста с остановками в намечаемых
посредством окна отладки контроль-
ных точках, отображая результаты в
форме, подобной экрану логическо-
го анализатора.
Генератор диагностических отче-
тов ScanExpress/Plus дает оценку те-
стового покрытия неисправностей на
трех уровнях:
а) полное покрытие для чистых
ГС-линий (100% обнаружения об-
рывов и к.з.), соединяющих ГС КВВ
непосредственно или через «прозрач-
ные» элементы ПЭ (см. рис. 5а [2]),
а также покрытие неисправностей в
ГС-цепочке;
б) частичное ГС-покрытие (см.
рис. 5б, в, г [2]);
в) никакого покрытия.
Вместе с тем, этот генератор вы-
дает детальную статистику уровня
и характера тестового покрытия по
отдельным контактам каждой ИС и
линиям тестируемой схемы, итого-
вая таблица которой приведена для
примера на рисунке 11. Как и в си-
стеме ScanWorks, оценка ожидаемо-
го тестового покрытия выполняется
при разработке теста. Поскольку
Рис. 10. Окно пошаговой отладки тестов в ScanExpress/Plus
background image
ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ
77
№ 2, 2008
контроль и тестирование
результаты такой оценки для тести-
руемой схемы могут быть получены
задолго до начала изготовления ПП,
они широко используются как важ-
нейший параметр тестопригодного
проектирования схем и оптимиза-
ции применяемых средств тестиро-
вания в процессе производства ПП
и узлов.
ScanExpress/Plus выдает результа-
ты прогона теста в виде диагностиче-
ских отчетов с указанием на место об-
наруженной неисправности (контакт
ИС и\или линия схемы), характер не-
исправности и ее возможную причи-
ну (см. рис. 12), а также в виде таблиц
реакций на каждый тест-вектор или
в графической форме, подобной диа-
граммам рисунка 10.
Рис. 12. Диагностика неисправностей
в ScanExpress/Plus
Продолжение в следующем номере
журнала: будут рассмотрены особенно-
сти программных средств тестирова-
ния для поддержки граничного сканиро-
вания фирм JTAG Technology и Flynn.
Литература
1. Городецкий A., Курилан Л. «Тесто-
пригодное проектирование для граничного
сканирования», часть 5, «Производство
электроники» 2008, №1.
2. Городецкий A., Курилан Л. «Основной
формат ввода тест-программ и тесты гра-
ничного сканирования», часть 4, «Производ-
ство электроники» 2007, №8.
3. Городецкий A., Курилан Л. «Язык опи-
сания структур граничного сканирования»,
часть 3, «Производство электроники» 2007,
№7.
4. Городецкий A., Курилан Л. «Регистры
и команды граничного сканирования», часть
2, «Производство электроники» 2007, №6.
5. Городецкий A., Курилан Л. «Введение
в технологию граничного сканирования»,
часть 1, «Производство электроники» 2007,
№5.
новости технологий
Agilent Technologies предлагает комбинированную,
Boun dary Scan + VTEP, технологию для внутрисхемного
контроля узлов на печатных платах.
В традиционных схемах контроля используют две тех-
нологии — сканирование периферии (Boundary Scan) и
безвекторный (Vectorless) VTEP анализ. Для использо-
вания последнего метода на печатной плате необходимо
предусматривать специальные контрольные точки.
Agilent предлагает объединить оба метода тестирова-
ния и таким образом отказаться от большинства контроль-
ных точек на печатных платах.
В отличие от традиционного VTEP метода, который
требует физических точек доступа для ввода тестового
сигнала, метод Cover-Extend вводит стимулирующее воз-
действие в Boundary Scan ячейки, подключение к которым
не требует физического контакта.
Новая технология Cover-Extend обладает рядом преи-
муществ:
– увеличение числа доступных для контроля цепей на
печатных платах (до 50%);
– экономия на адаптерах, которая может достигать
$500 000 в год при использовании Cover-Extend на 30 ли-
ниях;
– снижение вероятности повреждения паяных соеди-
нений при подключении к ним пробника;
– возможность доступа к цепям со скрытыми паяными
соединениями (BGA и аналогичные).
Те клиенты Agilent, которые используют i3070 и
VTEP, могут приобрести технологию Cover-Extend по
дополнительной лицензии. В настоящее время компа-
ния осуществляет ограниченные поставки продукта.
Полностью Cover-Extend будет доступна, начиная со
второй половины 2008 года.
www.russianelectronics.ru
Cover-Extend — комбинированная технология внутрисхемного контроля от
Agilent
новости технологий
Компания CyberOptics предлагает систему Flex Ultra™
HR для автоматического оптического контроля SMT печат-
ных плат с компонентами размером до 01005. Установка
будет представлена на стенде компании AssemRus (пави-
льон 3, зал 13, стенд 104) на выставке ЭкспоЭлектрони-
ка-2008.
Flex Ultra HR — последняя разработка компании в об-
ласти автоматического оптического контроля. Система
укомплектована видеокамерой с разрешением 5 Мп, раз-
решение которой улучшено на 40% по сравнению с преды-
дущими моделями.
В установке Flex Ultra HR компания применила новую тех-
нологию обработки изображений — Statistical Appearance
Modeling (SAM), одну из самых перспективных для выявления
дефектов.
www.cyberoptics.com
Flex Ultra™ HR — новая система автоматического оптического контроля
печатных плат
background image
Оцените материал:

Автор: Ами Городецкий, к.т.н., гл. ученый, StarTest, amigo@Start-Test.com; Леонид Курилан, ген. директор, StarTest, Leonid.K@Start-Test.com



Комментарии

0 / 0
0 / 0

Прокомментировать





 

Горячие темы

 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2019 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты