Вход |  Регистрация
 
 
Время электроники Среда, 29 января
 
 

Это интересно!

Новости

Приглашение к участию в ежегоднике «Живая Электроника России» 2020


Обзоры, аналитика


Интервью, презентации

Ранее

Установки компании XYZTEC для тестирования качества соединений

В статье описываются установки компании XYZTec для выполнения тестирования на сдвиг кристалла и тестирования на отрыв и сдвиг проволочных соединений.

Без права на ошибку

В статье рассматриваются вопросы электрического контроля изделий электронной техники с повышенными требованиями к надежности. Приводятся примеры применения к условиям современного производства.

Раскрытие возможностей автоматической оптической инспекции

В статье, опубликованной в журнале «Производство электроники» 4/2008, описываются возможности систем автоматической оптической инспекции (АОИ), а также анализируются преимущества, связанные с внедрением АОИ на сборочном предприятии. Это и заметное снижение затрат за счет уменьшения числа занятых работников, а также временных затрат на инженерные работы, и перераспределение человеческих ресурсов на решение других задач, и снижение затрат на диагностику, электрическое тестирование, ремонт и повторное тестирование, и многое другое. Таким образом, экономическая эффективность процесса производства изделий на базе поверхностного монтажа при использовании АОИ существенно увеличивается.

 

21 октября

Программы ГС-тестирования современных печатных плат в примерах

В девятой статье цикла «Основы технологии граничного сканирования и тестопригодного проектирования» вниманию читателей предлагаются примеры построения фрагментов программ ГС-тестирования кластеров, призванные расширить представления тест-инженеров о возможностях технологии граничного сканирования и еще раз обратить их внимание на особую важность всех аспектов тестопригодного проектирования.





Вы можете скачать эту статью в формате pdf здесь.

Скрыть/показать html версию статьи
background image
ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ
43
№7, 2008
контроль и тестирование
В девятой статье цикла «Основы технологии граничного сканирования и тестопригодного проектирования» вни-
манию читателей предлагаются примеры построения фрагментов программ ГС-тестирования кластеров, призванные
расширить представления тест-инженеров о возможностях технологии граничного сканирования и еще раз обратить
их внимание на особую важность всех аспектов тестопригодного проектирования.
Пусть новым прогнозом пугают умы...
А. Макаревич
Настоящей статьей ненадолго пре-
рывается запланированное ранее си-
стематическое изложение введения
в различные технологии граничного
сканирования (ГС), и авторы делают
отступление в сторону практической
разработки тестов для разнообразных
и часто встречающихся в современ-
ной схемотехнике элементов и струк-
тур, которые сами по себе не содержат
граничного сканирования, но управ-
ляются микросхемами, содержащими
ГС. Мы поступили так ввиду много-
численных просьб со стороны читате-
лей статей нашего цикла, полученных
по электронной почте, и авторы зара-
нее выражают свою искреннюю бла-
годарность всем читателям — как за-
дающим вопросы, так и внимательно
разбирающимся в ответах, поскольку
это позволяет нам получить новые,
более интересные и глубокие вопро-
сы, за что мы всегда признательны.
В четвертой статье цикла [1] мы
сделали обзор общего содержания
программ ГС-тестирования и вкратце
описали каждый из этапов таких про-
грамм. Из дальнейших статей [2, 3]
внимательный читатель, несомненно,
понял, что любая из рассмотренных
Ами Городецкий
, к.т.н., гл. ученый, StarTest, amigo@Start-Test.com
Леонид Курилан
, ген. директор, StarTest, Leonid.K@Start-Test.com
Программы Гс-тестирования современных
печатных плат в примерах
Рис. 1. Тест резисторов, притянутых к VTT
нами программных систем поддержки
ГС обеспечивает автоматизированную
(в той или иной степени) генерацию
тестов для основных этапов: тестов
инфраструктуры ГС, межэлементных
связей и элементов памяти. В кратком
примере тестирования не-ГС класте-
ров схемы (см. рис. 8 [1]) было отме-
чено, что разработка тестов кластеров
требует использования функциональ-
ных описаний составляющих его эле-
ментов и она не автоматизирована в
достаточной степени ни в одной из
рассмотренных систем поддержки ГС.
В настоящей статье мы покажем на
примерах, как пишутся тесты класте-
ров для граничного сканирования.
В предыдущих статьях нашего
цикла [2, 3] отмечалось, что при по-
строении тестов межэлементных свя-
зей некоторые не-ГС элементы схемы
(резисторы и резисторные сборки,
перемычки, разъемы, неинвертирую-
щие буферные ИС, мультиплексоры
и т.д.) описываются как прозрачные
и, таким образом, автоматически
включаются в тест межэлементных
связей. Вдобавок к этому, резисторы и
резисторные сборки описываются как
подтягивающие или подключенные
«на массу», что также автоматически
включает соответствующие цепи в
тест межэлементных связей.
Тем не менее, как мы видели в [4],
некоторые резисторы невозможно
однозначно трактовать ни в одном из
этих качеств, и их тестопригодность
можно обеспечить лишь блокирова-
нием выдачи напряжения VTT и заме-
ной его на «землю» для целей тестиро-
вания. Пример схемного решения для
такой ситуации показан на рисунке 1.
Логические уровни, обуславливаю-
щие режим ИС для целей тестиро-
вания, на этом и дальнейших рисун-
ках показаны в виде LL = «лог. 0» и
LH = «лог. 1». ГС-управляемый за-
твор полевого транзистора позво-
ляет обеспечить на контакте 8 регу-
лятора «землю» вместо напряжения
VTT = 1,25 В, в результате чего все
подключенные к этому промежуточ-
ному напряжению резисторы можно
автоматически тестировать как под-
ключенные «на массу».
Возвращаясь к описанию некото-
рых схемных элементов как прозрач-
ных, следует напомнить, что буферная
однонаправленная ИС 74LCX16244, к
примеру, может рассматриваться как
прозрачная, если ее запирающие вхо-
ды /OEn удерживаются тем или иным
образом на время теста на уровне
«лог. 0».
Однако ситуация с очень похожей,
но двунаправленной, ИС 74LCX16245
background image
Тел.: (495) 741-77-01
44
www.elcp.ru
контроль и тестирование
Рис. 2. Тест порта RS232
Рис. 3. Тест порта RS485
Рис. 4. Тест приемо-передатчика Zenko 73B94B
уже несколько иная. Для такой ИС
строится следующий простой кла-
стерный тест, состоящий из двух
однонаправленных фрагментов: тест
прозрачного буфера «от А к В» с удер-
жанием входа направления на уровне
«лог. 1», и тест прозрачного буфера
«от В к А» с удержанием входа направ-
ления на уровне «лог. 0».
Столь же несложный кластерный
тест строится для D-триггеров микро-
схемы 74LCX16374, прозрачность
которых со входа на выход обеспечи-
вается двумя тест-векторами, пере-
ключающими синхровход с «лог. 0»
на «лог. 1» и удерживающими запи-
рающий вход /OEn на уровне «лог. 0».
Эта же идея лежит в основе построе-
ния кластерных ГС-тестов для разно-
образных комбинационных и после-
довательностных ИС и содержащих
их схемных фрагментов.
Множество кластерных ГС-тестов
предназначено для тестирования ин-
терфейсов передачи данных и преду-
сматривает закорачивание выходных
контактов разъема такого интерфей-
са на его входные контакты для це-
лей тестирования. Простейшим при-
мером является последовательный
асинхронный порт RS232 (например,
ИС МАХ3160 в режиме RS232), схема
тестирования которого показана на
рисунке 2. Здесь и далее на рисунках
этой статьи входные тестовые век-
торы показаны графически красным
цветом, а выходные ожидаемые ре-
акции исправного кластера — синим
цветом. На рисунке 2 показаны три
таких вектора (последовательность
битов 1-0-1 или 0-1-0), позволяю-
щие тестировать как правильность
монтажа данной ИС (обнаружение
константных неисправностей, а так-
же неисправностей типа КЗ между
соседними контактами и обрывов
контактов), так и правильность мон-
тажа наружного разъема порта RS232
(обнаружение неисправностей тех же
типов) и функциональность самой
ИС. Разумеется, тестируемость тако-
го кластера планируется на этапе раз-
работки схемы, так что следует поза-
ботиться как о ГС-управляемости [4]
входов кластера (контакты 11, 12, 15,
16), так и о ГС-наблюдаемости его
выходов (контакты 7 и 8).
Подобным
образом
строится
трехвекторный ГС-тест для после-
довательного
интерфейса
RS485
(например, ИС МАХ3160 в режиме
RS485 — см. рис. 3). Здесь контакт 12
определяет режим ИС, так что в зави-
симости от ГС-управляемости этого
контакта интерфейс тестируется как
в полудуплексном режиме (лог. «1» на
контакте 12), так и в полнодуплекс-
ном режиме (лог. «0» на контакте 12),
если есть возможность выполнения
наружных петель, как это показано
на рисунке 3.
Столь же несложным является
ГС-тест оптоволоконного высоко-
скоростного приемо-передатчика,
напри мер Zenko 73B94B (см. рис. 4).
Под клю чение наружной оптоволо-
конной петли позволяет его тестиро-
вать как прозрачный элемент прос-
тым трех векторным тестом, приве-
денным выше для схемы рисунка 2.
Чуть более сложный пример
ГС-тестирования
оптоволоконных
последовательных
каналов
пред-
ставляет собой гигабитный приемо-
передатчик данных (GE) в стандарте
Ethernet 802.2z фирмы АМСС (см.
рис. 5). Для ГС-тестирования этой
ИС S2060 необходимо позаботиться
о ГС-управляемости каналов цифро-
вой передачи данных Тх (serializer) и
ГС-наблюдаемости каналов цифро-
вого приема данных Rх (de-serializer),
а также подключить наружную опто-
волоконную петлю между парами
контактов 62-54 и 61-52, как это по-
казано на рисунке 5. Собственно ГС-
тест может представлять собой тройки
попарно-инверсных
тест-векторов,
приведенные выше, или же тесты
background image
ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ
45
№7, 2008
контроль и тестирование
Рис. 6. Тест буфера MPC9443
Рис. 5. Тест приемо-передатчика AMCC S2060
Рис. 7. Тест драйвера ФАПЧ CDCV855
типа «бегущая 1» и «бегущий 0». Та-
кой тест покрывает все константные
неисправности, а также неисправно-
сти типа КЗ и обрывов на двадцати
линиях приемо-передатчика со сто-
роны контроллера оптоволоконного
канала, а также на четырех контактах
со стороны оптики.
Подобный же низкочастотный
трехвекторный
ГС-тест
буфера-
распределителя синхросигналов (на-
пример, ИС Freescale MPC9443 — см.
рис. 6) предусматривает удержание
режима открытости всех его выходов
(LH на входах SELx) средствами ГС,
если, разумеется, их открытость не
обусловлена самой схемой. Тест по-
крывает указанный выше стандарт-
ный набор неисправностей сборки.
Тест драйвера синхросигналов для
ЗУ DDR с ФАПЧ (PLL) имеет лишь
одну, но существенную особенность,
уже отмеченную нами ранее в [4, ри-
сунок 8]: на контакте блокирования
порога пропускания этой ИС (кон-
такт 9 AVDD на рисунке 7) следует
обеспечить «лог. 0». Если не поза-
ботиться о ГС-управляемости этого
контакта, то будет невозможно бло-
кировать нижний порог пропускания
синхрочастот этого драйвера, слиш-
ком высокий для ГС-генерируемых
тест-векторов (например, 10 МГц). В
результате попарно-инверсные тест-
векторы со входных контактов 6 и 7
просто не появятся на четырех парах
выходов ИС для обеспечения их те-
стирования.
Построение кластерных ГС-тестов
для ИС, содержащих управляемые и
программируемые внутренние реги-
стры, требует углубленного изучения
технической документации этих ИС,
некоторой изобретательности и тща-
тельности в написании тест-векторов
вручную. Размеры ГС-теста при этом
существенно возрастают, однако ни-
какая из описанных ранее систем
поддержки ГС [2,3] не обеспечивает
автоматизации процесса его постро-
ения. В качестве примера рассмо-
трим структуру ГС-теста для одного
из двух функционально идентичных
каналов универсального асинхрон-
ного приемо-передатчика (UART)
ST16C2552, схема которого приведена
на рисунке 8. Мы, разумеется, будем
полагать, что все участвующие в те-
стировании входы этой ИС являются
ГС-управляемыми, а все соответству-
ющие выходы — ГС-наблюдаемыми.
Для начала установим на всех вхо-
дах ИС какие-либо начальные состоя-
ния и выполним сброс посредством
контакта RESET, что потребует двух
background image
Тел.: (495) 741-77-01
46
www.elcp.ru
контроль и тестирование
Рис. 9. Тест NAND флэш-памяти
Рис. 8. Тест UART ST16C2552
тест-векторов. Каждый цикл запи-
си обуславливается последователь-
ностью 1-0-0-1 на входном контакте
IOW#, требуя, таким образом, четырех
тест-векторов. Подобным же образом,
каждый цикл чтения обуславливается
последовательностью 1-0-0-1 на вход-
ном контакте IOR#, требуя также не
менее четырех тест-векторов.
Собственно ГС-тест ИС начина-
ется с инициализации регистра LCR
и содержит не менее 19 × 4 = 76 тест-
векторов, поскольку в циклах чтения
число векторов может быть и боль-
шим из-за необходимости ожидания
реакции микросхемы и обеспечения
устойчивого чтения. Необходимо
также подключить наружную петлю
между выходом TXA и входом RXA.
Общая структура ГС-теста такой ИС
следующая:
1. Адрес = 3h, запись 9Bh в регистр
LCR.
2. Адрес = 0h, запись 01h в нижний
байт защелки делителя DLL.
3. Адрес = 0h, запись 00h в верх-
ний байт защелки делителя DLM.
4. Адрес = 2h, запись 02h в ре-
гистр AFR для выбора функции
nBAUDOUT.
5. Адрес = 3h, запись 1Bh в регистр
управления модема MCR.
6. Адрес = 5h, чтение 60h из реги-
стра состояния модема MSR.
7. Адрес = 2h, чтение 01h из реги-
стра прерываний IIR.
8. Адрес = 1h, запись 02h в регистр
разрешения прерываний IЕR.
9. Адрес = 4h, запись 1Fh в регистр
управления модема MCR.
10. Адрес = 0h, загрузка ААh в ка-
нал А, контроль того, что INTА=1,
INTB=0.
11. Адрес = 0h, загрузка 55h в ка-
нал А.
12. Адрес = 1h, запись 01h в ре-
гистр разрешения прерываний IЕR.
13. Адрес = 0h, чтение ААh из ка-
нала А, контроль того, что INTА=0.
14. Адрес = 1h, запись 02h в ре-
гистр разрешения прерываний IЕR.
15. Адрес = 4h, запись 03h в ре-
гистр управления модема MCR.
16. Адрес = 0h, загрузка 55h в ка-
нал А, контроль того, что INTА=1,
INTB=0.
17. Адрес = 0h, загрузка ААh в ка-
нал А.
18. Адрес = 1h, запись 01h в ре-
гистр разрешения прерываний IЕR.
19. Адрес = 0h, чтение 55h из ка-
нала А, контроль того, что INTА=0.
Генерация ГС-тестов для некото-
рых из широко применяемых типов
элементов памяти также не автомати-
зирована, что требует построения для
таких ЗУ кластерных ГС-тестов. Рас-
смотрим для примера структуру теста
для одного (например — первого) из
четырех банков NAND флэш-памяти
ИС Samsung K9F2G08 (см. рис. 9).
Тест начинается с процедуры сбро-
са, требующей до 20 тест-векторов.
Затем организуется блочное стирание
банка памяти ИС в три цикла, каж-
дый из которых занимает восемь тест-
векторов: установка режима стирания
(код 60h), адресация строк и выдача
команды стирания (код D0h). В конце
третьего цикла контролируется вы-
дача «лог. 0» на контакт 7 (R/B1), что
указывает на завершение стирания
первого банка памяти. Затем выпол-
няются следующие пять циклов за-
писи в ЗУ, каждый из которых требует
восьми тест-векторов:
– начало цикла записи (код 80h);
– адресация колонки;
– адресация строки;
– запись ААh (четыре тест-век-
тора) и 55h (четыре тест-вектора);
– конец цикла записи (код 10h).
Процедура заканчивается выпол-
нением пяти циклов чтения ЗУ, каж-
дый из которых занимает также во-
семь тест-векторов:
– начало цикла чтения (код 00h);
– адресация колонки;
– адресация строки;
– выдача кода чтения 30h;
– чтение 55h (четыре тест-вектора)
и ААh (четыре тест-вектора).
Такая, несколько упрощенная,
процедура ГС-тестирования правиль-
ности монтажа ИС NAND флэш-
памяти и функциональности лишь
одной ячейки одного из банков па-
мяти требует, как мы видим, 124 тест-
векторов, или несколько больше, если
чтение требует ожидания. Тест по-
крывает все константные неисправ-
ности, а также неисправности типа КЗ
и обрывов на восьми линиях данных,
и косвенным образом — все неис-
правности (и функциональные в том
background image
ПРОИЗВОДСТВО ЭЛЕКТРОНИКИ: ТЕХНОЛОГИИ, ОБОРУДОВАНИЕ, МАТЕРИАЛЫ
47
№7, 2008
контроль и тестирование
Рис. 10. Тест коммутатора I
2
C-шины и АЦП
числе) на участвующих в тесте линиях
управления.
Исключительно широко исполь-
зуемая в современной схемотехнике
двухпроводная шина обмена данными
в протоколе I
2
C и применение раз-
нообразных ИС, поддерживающих
этот протокол, привели к разработке
автоматических средств генерации
ГС-тестов для таких схемных струк-
тур. Несмотря на то, что почти все си-
стемы, рассмотренные нами в [2, 3],
позволяют получить такой тест авто-
матически, в практических ситуациях
для тестирования I
2
C-структур очень
часто
применяются
построенные
вручную кластерные тесты. Остано-
вимся на нескольких примерах таких
тестов, начав с простейшего теста для
ЭППЗУ 24LC512.
Режим СТАРТ протокола I
2
C
обычно задается четырьмя векторами:
0-1-0-0 на линии SDA и 1-1-1-0 на ли-
нии SCL. Затем каждый из последую-
щих семи адресных битов синхрони-
зируется тремя тест-векторами 0-1-0
на линии SCL. Четыре старших знача-
щих бита на линии SDA определяют,
как правило, имя семейства ИС (Ah
для 24LC512), а три младших бита —
адрес ИС в данной схемной структуре,
задаваемый комбинацией резисторов.
Последовательность ввода адресных
битов именно такова: вначале стар-
шие биты, затем младшие. Дальней-
шие три тест-вектора при SDA = 0
определяют бит записи, и на следую-
щих трех векторах из тестируемой ИС
на линии SDA читается «лог. 0» как
подтверждение того, что ИС распо-
знала обращение к ней. Два заключи-
тельных СТОП-вектора (0-1 на линии
SDA и 1-1 на линии SCL) завершают
простейший протокол обмена I
2
C.
Полученный ГС-тест, содержащий
33 тест-вектора, является достаточ-
ным для тестирования правильности
монтажа ИС на поверхности ПП,
но, разумеется, не ее полной функ-
циональности. Следует также подчер-
кнуть, что линия SDA по определению
двунаправленная, поэтому должна
иметь управление от двунаправлен-
ной же ГС-ячейки. Линия SCL явля-
ется входной для ИС I
2
C, поэтому на
ней достаточно иметь управление от
выходной ГС-ячейки. Характер ис-
пользуемых ГС-ячеек определяется,
как и в прочих подобных случаях, на
этапе тестопригодного проектирова-
ния схемы.
Несколько сложнее выглядит тест
популярной схемной структуры из
двух последовательно соединенных
ИС: вначале 8-канальный коммута-
тор I
2
C-шины, например, PCA9548,
а затем одна из ИС, управляемых в
протоколе I
2
C. В примере, приведен-
ном на рисунке 10, во втором каскаде
находится аналого-цифровой преоб-
разователь (АЦП) MAX1037. ГС-тест
такой структуры содержит три цикла,
первый из которых стандартно начи-
нается четырьмя векторами, задаю-
щими режим СТАРТ протокола I
2
C,
как это описано выше. Затем четыре
старших значащих бита на линии SDA
(Еh для PCA9548) и три младших бита,
задающих адрес ИС в данной схем-
ной структуре, адресуют обращение
к тестируемой ИС коммутатора I
2
C-
шины, три тест-вектора при SDA = 0
выдают бит записи; следующими тре-
мя векторами на линии SDA читается
«лог. 0» подтверждения обращения
к тестируемой ИС. Тем самым пер-
вый цикл теста, содержащий 31 тест-
вектора, завершается.
Второй цикл теста начинается во-
семью тройками тест-векторов обра-
щения к регистру управления комму-
татора PCA9548 для выбора активного
канала — одного или нескольких из
восьми. Для случая, приведенного
на рисунке 10, активизируется канал
4, для чего слово 10h передается в
этот регистр 24-мя тест-векторами,
и следующие три вектора читают на
линии SDA «лог. 0» подтверждения
регистром управления коммутации
выбранного канала. Два заключи-
тельных СТОП-вектора (0-1 на линии
SDA и 1-1 на линии SCL) завершают
протокол активизации канала 4 ком-
мутатора PCA9548. Таким образом,
теперь контакт 14 (SC4) коммутатора
соединен с контактом 22 (SCL), кон-
такт 13 (SD4) соединен с контактом 23
(SDA), и ИС U16 прозрачна для обра-
щения к АЦП MAX1037 (см. рис. 10).
Второй цикл теста содержит, как мы
видим, 29 тест-векторов.
Третий цикл теста начинается уже
знакомыми нам четырьмя вектора-
ми режима СТАРТ протокола I
2
C,
затем семь бит на линии SDA (64h
для MAX1037) адресуют обращение
к АЦП, еще три тест-вектора при
SDA = 0 выдают бит записи, а сле-
дующие три вектора читают на ли-
нии SDA «лог. 0» подтверждения об-
ращения к тестируемому АЦП U23.
Два заключительных СТОП-вектора,
описанных выше, завершают послед-
ний цикл теста, содержащий 33 тест-
вектора. Нетрудно подсчитать, что
структурный тест приведенного на
рисунке 10 схемного фрагмента со-
стоит из 93 тест-векторов и покрывает
background image
Тел.: (495) 741-77-01
48
www.elcp.ru
контроль и тестирование
указанный выше стандартный набор
неисправностей сборки на двух ка-
скадах двухпроводной шины обмена
данными в протоколе I
2
C, указывая
на правильность монтажа обеих ИС
на поверхности ПП.
В завершение рассмотрим еще
более сложный ГС-кластерный тест
для двухкаскадной схемы, содер-
жащей асинхронный двухпортовый
мост PCI-PCI типа PI7C8148B фирмы
Pericom, ко вторичному порту которо-
го подключен USB-контроллер типа
ISP1562 фирмы Philips. Следует под-
черкнуть, что ГС-управляемым и ГС-
наблюдаемым является только пер-
вичный порт моста PCI-PCI, а также
все необходимые контакты управле-
ния как моста PCI-PCI, так и USB-
контроллера. Вторичный порт моста
и шина данных USB-контроллера ГС-
доступны только через внутренние
регистры самого моста. Весьма гро-
моздкие схемы этих сложных ИС мы
здесь не приводим из-за ограничен-
ного объема журнальной статьи, но
заинтересованный читатель без тру-
да найдет их в интернете. Каждая из
этих ИС имеет более сотни контактов
в корпусах с очень высокой степенью
интеграции, однако обе микросхемы
не снабжены структурами граничного
сканирования, так что задача тести-
рования исправности их монтажа на
поверхность ПП представляет собой
непростой вызов для тест-инженера.
Обычно достаточным ГС-клас-
терным тестом этой схемной кон-
фигурации принято считать тест, со-
стоящий из 11-ти циклов, каждый из
которых содержит 18 тест-векторов,
т.е. длина теста составляет как мини-
мум 198 тест-векторов, так как неко-
торые из циклов могут перемежаться
холостыми циклами для достижения
устойчивости теста. Последователь-
ность тестовых циклов может быть
следующей (каждый цикл обращения
к регистрам моста должен обязатель-
но завершиться выдачей мостом PCI-
PCI «лог. 0» подтверждения обраще-
ния к соответствующему регистру на
контакте 38 NTRDY).
1. Прочесть идентификаторы пер-
вичного порта моста PCI-PCI (слова
8148h и 12D8h) из регистра моста с
адресом 20000h.
2. В регистр моста с адресом 20020h
записать слово 55555555h.
3. Из регистра моста с адресом
20020h прочесть слово 55555555h.
4. В регистр моста с адресом 20020h
записать слово ААААААААh.
5. Из регистра моста с адресом
20020h прочесть слово ААААААААh.
6. В регистр моста с адресом 2000Сh
записать слово FF08h (выход на вто-
ричный порт и к USB-контроллеру).
7. Прочесть
идентификаторы
USB-конт роллера,
подключенного
ко вторичному порту моста PCI-PCI
(слова 1561h и 1131h) из регист-
ра
USB-контроллера с адресом
00010001h, несколько циклов чтения
могут быть холостыми.
8. В регистр контроллера с адресом
00010011h записать слово 55555555h.
9. Из регистра контроллера с
адресом 00010011h прочесть слово
55555555h.
10. В регистр контроллера с
адресом 00010011h записать слово
ААААААААh.
11. Из регистра контроллера с
адресом 00010011h прочесть слово
ААААААААh.
Внимательный читатель понял,
разумеется, что такой тест покрывает
все константные неисправности, а так-
же неисправности типа КЗ и обрывов
на всех 32-х линиях адреса и данных,
и (косвенным образом) возможные
неисправности (в том числе — функ-
циональные) на участвующих в тесте
линиях управления — как моста PCI-
PCI, так и USB-контроллера.
В одной журнальной статье весь-
ма сложно дать примеры написания
кластерных ГС-тестов для всевоз-
можных схемных конфигураций,
встречающихся в практике совре-
менного проектирования. Авторы
надеются, тем не менее, что общий
принцип
практикующему
тест-
инженеру понятен, а в обсуждении
сложных ситуаций мы всегда и охот-
но принимаем участие.
В следующем номере ПЭ будут рас-
смотрены основы аналогового стан-
дарта граничного сканирования IEEE
1149.6 для дифференциальных линий:
архитектура, регистры, режимы рабо-
ты, команды и характеристики.
Литература
1. Городецкий A., Курилан Л. Основной
формат ввода тест-программ и тесты гра-
ничного сканирования, часть 4//Производ-
ство электроники, 2007, №8.
2. Городецкий A., Курилан Л. Систе-
мы поддержки граничного сканирования
ScanWorks и ScanExpress, часть 6//Произ-
водство электроники, 2008, №2.
3. Городецкий A., Курилан Л. Систе-
мы поддержки граничного сканирования
ProVision и onTAP, часть 7//Производство
электроники, 2008, №3.
4. Городецкий A., Курилан Л. Тесто-
пригодное проектирование для граничного
сканирования, часть 5//Производство элек-
троники, 2008, №1.
новости рынка
      1 сентября 2008 г. подпи-
сано дистрибьюторское со-
глашение между ООО «Уни-
версалПрибор»  и  корпорацией  Rohwedder  AG  Electronics 
Production  Solutions.  Согласно  данному  соглашению,  ООО 
«УниверсалПрибор»  становится  официальным  дистрибью-
тором продукции компании JOT Automation, входящей в со-
став Rohwedder AG.
Более  подробную  информацию  о  продуктах  JOT 
Automation см. на сайте ООО «УниверсалПрибор» в разделе 
«Технологическое оборудование».
www.russianelectronics.ru
новое дистрибьюторское соглашение
Оцените материал:

Автор: Ами Городецкий, к.т.н., гл. ученый, StarTest, amigo@Start-Test.com; Леонид Курилан, ген. директор, StarTest, Leonid.K@Start-Test.com



Комментарии

0 / 0
0 / 0

Прокомментировать





 

Горячие темы

 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2020 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты