Данный метод позволяет производить проверку цепей и точную диагностику дефектов на платах с высокой плотностью монтажа, корпусами типа BGA и т.п. Рассматриваемые вопросы будут интересы всем, кто занимается разработкой, производством и тестированием современных цифровых устройств, построенных на базе микроконтроллеров, ПЛИС, процессоров и СБИС различного назначения.
Кроме основной темы, на семинаре будут рассмотрены вопросы тестопригодной разрабатываемых изделий, а так же обеспечения их технологичности, что немаловажно для оптимизации издержек в условиях сложной современной экономической ситуации.
Соблюдение стратегий DFM (Design for Manufacturing) и DFT (Design for Testability) на самых ранних стадиях позволит избежать лишних и не нужных операций и оптимизировать весь жизненный цикл электронных изделий, включая разработку, производство, тестирование, ремонт и сервисное обслуживание.
В семинаре принимают участие:
-
Алексей Иванов, технический консультант, JTAG Technologies
-
Андрей Насонов, начальник отдела тестового оборудования, «Остек»
-
Александр Акулин, технический директор PCB Technology
Семинар состоится 20 мая 2009 года в здании ЗАО «Предприятие ОСТЕК» по адресу: Москва, ул. Молдавская, 5, стр.2.
Начало семинара в 10:00.
Для участия в семинаре требуется РЕГИСТРАЦИЯ.
Крайний срок регистрации 16 мая, принимаются заявки до 2-х сотрудников от организации.
Зарегистрироваться можно по телефонам:
(495) 788-4444 (ЗАО «Предприятие ОСТЕК»)
(812) 313-9159 (Представительство JTAG Technologies)
или on-line на сайтах:
http://www.ostec-smt.ru
http://www.jtag-technologies.ru