Micron и Samsung пытаются создать спецификацию для гибридной памяти


Компании Micron Technology и Samsung Electronics Co. объявили о создании открытого консорциума, который займется разработкой спецификации для многослойной гибридной памяти (hybrid memory cube, HMC).

Эта технология объединяет DRAM и блок логики в одном корпусе, в результате чего повысятся эффективность, ширина полосы, плотность и масштабируемость новых систем по сравнению с теми, где используется традиционная DRAM.

Цель создания консорциума HMC – стандартизовать данный вид памяти. В этом месяце состоится встреча участников объединения для разработки спецификации, которая, предположительно, будет опубликована в 2012 г.

Micron и Samsung планируют разослать черновой вариант спецификации ОЕМ-производителям, разработчикам ASIC и другим фирмам для знакомства с проектом, его обсуждения и доработки.

В основе HMC лежит технология трехмерной компоновки интегральных микросхем с помощью межсоединений, которая позволяет повысить производительность и снизить энергопотребление. В состав такой памяти входит логический уровень, обеспечивающий несколько конфигураций для масштабирования ширины полосы и гибкости использования HMC в разных платформах и приложениях. Эта технология также обеспечит широкополосные высокоскоростные шины для передачи данных, усовершенствованные функции контроллера памяти и управления DRAM.

В феврале Micron уже продемонстрировала возможность HMC интегрировать DRAM и логику в одном корпусе. По данным Micron, в прошлом месяце с помощью этой платформы была достигнута скорость в 128 Гбайт/с, существенно увеличена ширина полосы пропускания, плотность компоновки и энергоэффективность решений.

Micron и Samsung уверены в том, что новая память значительно увеличит возможности приложений, начиная с сетевого оборудования, центров обработки данных и заканчивая мультимедийными планшетами и платами. В дальнейшем HMC будет использоваться в широком ряде беспроводных, медицинских устройств, в энергосетях, транспортных средствах и системах безопасности.

Необходимость в создании такой памяти вызвана тем, что нагрузка на серверы растет, повышается частота и количество вычислительных ядер центральных процессоров, а оперативная память DRAM становится узким местом, снижающим общую производительность системы. Центральные процессоры способны обрабатывать намного больше информации, чем DRAM в состоянии обеспечить. Чтобы справиться с этой проблемой, инженеры стали применять многоуровневую кэш-память, однако с появлением многоядерных и многопоточных процессоров памяти требуются такие вычислительные алгоритмы, которые иногда превышают

Один блок HMC способен справиться с новыми задачами, обеспечив в 15 раз шире полосу пропускания модуля DDR3 и уменьшив время задержки системы.

Источник: EETimes

Оставьте отзыв

Ваш емейл адрес не будет опубликован. Обязательные поля отмечены *