Полупроводниковая индустрия на пути освоения норм 8 нм


На Международном симпозиуме по физическому проектированию (ISPD), который состоялся на прошлой неделе в Напе, шт. Калифорния, обсуждались перспективы освоения 8-нм технологий производства полупроводников.

В настоящее время за внедрение в серийное производство борются три технологии — метод иммерсионной литографии с длиной волны 193 нм , дополненный возможностью многократной экспозиции, фотолитография глубокого ультрафиолета (EUV) и электронно-лучевая литография. По мнению Берна Лина (Burn Lin), вице-президента TSMC и основного докладчика на этом мероприятии, одной из этих трех технологий, несомненно, удастся преодолеть трудности, связанные с уменьшением геометрических размеров элементов до 8 нм.

По словам Лина, разработка технологии иммерсионной литографии завершится быстрее разработок других методов, однако ее внедрение осложняется высокой стоимостью производства. 13,5-нм технология EUV-литографии хорошо реализуется по созданным правилам проектирования, однако она нуждается в доработке механизмов фокусирования и в более мощных источниках глубокого ультрафиолета. Метод электронно-лучевой литографии уже позволяет перейти на 8 нм, но недостаток этой технологии – в низкой скорости и малой производительности. Для ее повышения компании KLA-Tencor Corp. и Mapper Lithography, например, использовали большое количество параллельных электронных пучков, что, однако, увеличило только надежность, воспроизводимость и точность метода.

Пытаясь создать установку для 8-нм производства, инженеры голландской компании Mapper Lithography используют пучок, состоящий из более чем 10 тыс. элементарных лучей. Рисунок: Mapper Lithography

Одной из наилучших работ, номинированных в этом году на симпозиуме ISPD, стала работа исследователей из Национального тайваньского университета (National Taiwan University), посвященная проблемам перегрева в процессе записи с использованием плотных электронных пучков. В этой работе было предложено разупорядочение последовательности записи для лучшего контроля над искажением размеров.

Канака Агарвал (Kanak Agarwal), IBM Research, один из приглашенных докладчиков, рассказал, как выбор допуска на форму топологических полигонов упрощает процесс литографии на малых нормах проектирования. Он также описал два метода использования этих полигонов в оптимизации топологии и шаблонов.

Еще один из приглашенных докладчиков — профессор Тим Ченг (Tim Cheng), Университет Калифорнии, рассказал, как 3D-методы помогут осуществить мечту по созданию полупроводниковых мемристоров.

С помощью технологии объемной интеграции разрабатываемая Ченгом структура памяти с мемристорным материалом достигает астрономической плотности — 100 тыс. Гбит/кв.см при ширине полосы пропускания 1 млрд Гбит/с. Самой трудной задачей при создании этой конструкции стало преодоление несоответствия между размерами небольших устройств и выводами интерфейса кристалла, однако она была решена путем наклона межслойных отверстий относительно выводов.

Приз за самую лучшую работу получил профессор Черс Чу (Chirs Chu) из Государственного университета Айовы, который предложил усовершенствованный алгоритм определения оптимальной формы схемных блоков при проектировании СБИС.

Источник: EE Times

Читайте также:
Битва между Globalfoundries и TSMC на пути к 20 нм и далее
IBM и Toppan воспользуются иммерсионной литографией для 14-нм процесса
Субмикронная УФ-литография появится нескоро
Mentor готовит инструменты для 16 нм
Электронно-лучевая литография спешит в массы
ASML остается лидером на рынке литографического оборудования
Qualcomm перечисляет основные трудности в производстве микросхем
Цена ИС в электронных системах побила все рекорды
Цена EUV-сканера превысила 120 млн долл.
И снова — шумный спор о мемристорах
Теория мемристора несостоятельна?

Оставьте отзыв

Ваш емейл адрес не будет опубликован. Обязательные поля отмечены *