Вход |  Регистрация
 
 
Время электроники Четверг, 15 ноября
 
 


Это интересно!

Ранее

SK Hynix выпускает «первую в мире флэш-память 4D NAND»

В 96-слойной микросхеме TLC плотностью 512 Гбит используется технология памяти с ловушкой заряда.

Умные часы Apple Watch первого поколения остаются самой популярной моделью

Рынок умных умных часов продолжает стремительно расти, о чем мы уже сообщали, опираясь на свежий отчет аналитической компании Counterpoint.

Доля AMD на мобильном рынке процессоров за год выросла на 60%, а в целом — на 41%

Специалисты источника, ссылаясь на данные аналитиков Mercury Research поделились статистикой на рынке процессоров по итогам третьего квартала.

Реклама

По вопросам размещения рекламы обращайтесь в отдел рекламы

Реклама наших партнеров

 

7 ноября 2018

Toshiba разработала быстрые и энергетически эффективные алгоритм и архитектуру для процессора глубокого обучения

Компания Toshiba Memory Corporation объявила о разработке высокоскоростного и высокоэффективного алгоритма и аппаратной архитектуры для задачи глубокого обучения с уменьшенным снижением точности распознавания.

Н
Новый процессор для глубокого обучения, реализованный в FPGA, в четыре раза превосходит «обычные» по энергетической эффективности.

Глубокое обучение обычно требует большого количества операций совмещенного умножения-сложения (MAC), что увеличивает время вычислений и потребление энергии. Предложенные ранее методы решения этой проблемы построены на уменьшении разрядности параметров, но они приводят к ухудшению точности распознавания. Алгоритм, разработанный Toshiba Memory, построен на оптимизации битовой точности операций MAC для отдельных фильтров в каждом слое нейронной сети. Как утверждается, это позволяет повысить скорость, не допуская значительного ухудшения точности распознавания.

Кроме того, специалисты Toshiba Memory разработали новую аппаратную архитектуру, которая подходит для операций MAC с различной разрядностью операндов. Она делит операнды на отдельные разряды и может выполнять однобитовые операции параллельно. Это значительно повышает эффективность использования блоков MAC в процессоре по сравнению с обычными архитектурами MAC, в которых действия выполняются последовательно.

Источник: Toshiba Memory Corporation

Комментарии

0 / 0
0 / 0

Прокомментировать







 

Горячие темы

 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2018 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты