Вход |  Регистрация
 
 
Время электроники Понедельник, 20 ноября
 
 


Это интересно!

Ранее

Встраиваемые FPGA-платформы для обработки данных

Современные FPGA позволяют реализовать в своей структуре несколько программных процессоров или использовать в ней аппаратные центральные процессоры. В статье рассматриваются требования к разрабатываемым схемам в каждом из этих случаев, а также при их комбинации.

Решение проблемы метастабильности в цифровых системах на базе FPGA

В статье описывается проявление метастабильности в FPGA, рассматриваются причины ее возникновения и влияние на работу схемы. Расчет среднего времени между отказами (MTBF), вызванными метастабильностью, позволяет определить, следует ли разработчику предпринимать шаги для снижения вероятности этих отказов. В статье описана методика расчета MTBF на основе параметров схемы, и предложен метод улучшения надежности системы и увеличения MTBF. Статья представляет собой перевод [1].

Самосинхронные схемы. Принципы построения и элементная база

Это уже вторая статья по самосинхронным системам («Самосинхронная схемотехника: повышение энергоэффективности вычислений в микропроцесорных системах» см. в ЭК №12, 2008). Вполне вероятно, что благодаря широким возможностям и преимуществам эти системы будут очень востребованы, и потому мы продолжим публикации на данную тему. В статье рассмотрены принципы построения самосинхронных схем, дана их классификация, показаны отличия строгосамосинхронных и квазисамосинхронных подходов. Описан базис логических элементов для построения строгосамосинхронных схем, а также приведены примеры реализации логических элементов и конвейерных схем в этом базисе.

Реклама

По вопросам размещения рекламы обращайтесь в отдел рекламы

Реклама наших партнеров

 

3 января

Самосинхронные схемы. Особенности и преимущества

В статье рассмотрены особенности построения самосинхронных схем, приведена их классификация и названы основные отличия от синхронного подхода к проектированию. Приводится анализ факторов, влияющих на скорость работы схем. Отдельно рассмотрены преимущества и недостатки самосинхронных схем.



Д

о настоящего времени традиционным подходом к построению цифровых схем являлся синхронный подход с использованием глобального дерева синхронизации. С переходом к технологическим нормам 45 нм и ниже разработчики синхронных схем столкнулись с рядом проблем, касающихся трудностей построения тактового дерева, дальнейшего увеличения производительности и размеров схемы, снижения энергопотребления кристаллов. При использовании самосинхронного подхода при проектировании схем большинства проблем можно избежать. Так, по данным ITRS (International Technology Roadmap for Semiconductors) [1] наметилась четкая тенденция к сдвигу в сторону самосинхронной парадигмы проектирования (см. рис. 1). В прогнозах ITRS предсказывается, что к 2012 г. применение самосинхронных цепей в проекте составит 20% от всей схемы, а к 2020 г. — уже 40%.

Рис. 1. Прогноз доли самосинхронной логики в разрабатываемых микросхемах (по данным ITRS)

Самосинхронные схемы потребляют меньше энергии, характеризуются низким уровнем перекрестных наводок и электромагнитного излучения, имеют большую стойкость к технологическому разбросу параметров элементов, температуры и напряжения питания. Большим преимуществом использования самосинхронных схем является также более высокая защита от взлома устройств на основе анализа электромагнитного излучения и тока потребления.
В настоящее время наиболее перспективным вариантом использования самосинхронной схемотехники является реализация каналов передачи данных между синхронными блоками (глобально асинхронное — локально синхронное проектирование). Такое решение позволяет уменьшить размеры тактовых областей, увеличив скорость их работы. Одним из лидеров в данной области является компания Fulcrum Microsystems, которая использует самосинхронную реализацию матрицы соединений в линейке микросхем, предназначенных для построения высокоскоростных маршрутизаторов. Использование такого подхода позволило значительно улучшить характеристики конечного устройства: уменьшить задержку передаваемых данных в 10 раз, снизить энергопотребление в 4 раза (Scaling the Cloud).

Основы подхода

Особенностью самосинхронных схем является отсутствие глобальных тактовых сигналов, используемых в синхронной схемотехнике. Синхронизация работы синхронных схем осуществляется при помощи глобальных цепей распространения тактового сигнала (тактового дерева) (см. рис. 2а). С увеличением размера кристалла и сложности схемы разработка такого тактового дерева становится затруднительной. Большое количество буферных элементов и длинные соединительные линии вызывают расфазировку и дрожание фронта тактового сигнала на тактовых входах триггерных элементов схемы, из-за чего в итоге происходит задержка во времени распространения сигналов от триггера до триггера и снижается быстродействие. Одним из способов решения этой проблемы является использование локальных методов тактирования, к которым относится самосинхронизация.

                                       а)
                                       б)

Рис. 2. Синхронный (а) и самосинхронный (б) подходы к проектированию схем

При самосинхронном подходе каждый комбинационный блок после завершения переходных процессов должен вырабатывать сигнал готовности приема следующих данных, по которому осуществляется синхронизация предыдущих блоков, обеспечивая тем самым логическое упорядочивание событий в схеме (см. рис. 2б). Блок, вырабатывающий сигнал окончания переходного процесса, называется блоком индикации. Данные между логическими блоками передаются с применением некоторого протокола передачи, который обеспечивает синхронизацию информации. В задачу протокола входит сопровождение передаваемых данных парой «запрос/подтверждение», которая обеспечивает синхронизацию на локальном участке схемы.
Разработчикам синхронных схем не нужно отслеживать порядок прохождения данных через блоки — это делается автоматически при использовании глобального тактового сигнала и проверке соблюдения ограничений проекта. Для самосинхронной схемотехники, где нет глобальной синхронизации, необходимо строго контролировать порядок прохождения данных через модули — это требует дополнительных аппаратных затрат: введения дополнительных маркеров данных и сигналов синхронизации работы отдельных блоков. Задачи синхронизации данных могут решаться как разработчиком при создании описания схемы, так и с помощью специальных программных средств на этапе синтеза схемы из ее высокоуровневого описания на специальном языке описания аппаратуры.
Поскольку в самосинхронных схемах отсутствуют тактовые сигналы, такие схемы характеризуются низким уровнем электромагнитного излучения, которое возникает в синхронных схемах в результате пиков потребления мощности при одновременном переключении большого количества триггеров по фронту тактового сигнала. В самосинхронных схемах переключение элементов происходит не периодически с какой-то частотой, а по мере поступления данных, в различные моменты времени. Кроме того, эта особенность самосинхронных схем приводит к уменьшению пикового тока потребления схемы, что может иметь большое значение для устройств без собственного источника питания, например меток радиочастотной идентификации (RFID).
Необходимо также отметить, что самосинхронные схемы обеспечивают более низкое энергопотребление, т.к. переключения логических элементов происходят только при обработке данных, а при их отсутствии — не происходят. Такие схемы могут также работать при критических значениях внешних параметров: напряжения питания и температуры. Единственным условием работоспособности схемы является сохранение переключательных спо­собностей транзисторов. В таких условиях аналогичные синхронные схемы оказываются неработоспособными. По данным компании Achronix [2], некоторые образцы выпускаемых ими микросхем (самосинхронные ПЛИС по технологии 90 нм с напряжением питания ядра 1,2 В) остаются работоспособным при снижении напряжения питания до 0,2 В. Кроме того, снижение этого параметра с 1,2 до 0,6 В приводит к уменьшению энергопотребления на 87%.
Одним из базовых элементов построения самосинхронных схем является гистерезисный триггер (G-триггер). Он представляет собой элемент, сигнал на выходе которого появляется только при наличии сигналов на всех его входах. Расширением такого метода построения самосинхронных цепей является использование пороговых элементов NCL (NULL Convention Logic), предложенных компанией Theseus Research [3]. Высокий уровень сигнала на выходе этих элементов появляется только в случае, если на определенном количестве входов также присутствует высокий уровень сигнала, и высокий уровень на выходе держится до тех пор, пока не будет достигнут низкий уровень сигнала на всех входах такого элемента.

Классификация самосинхронных схем

Можно выделить следующие типы самосинхронных схем [2]:
– строгосамосинхронные схемы. Являются полностью нечувствительными к задержкам (Delay-Insensitive), не создают никаких временных ограничений и задержек распространения сигнала. В индикаторных блоках схемы реализован непосредственный контроль окончания переходных процессов;
– квазисамосинхронные схемы. В данном классе схем нет непосредственного контроля окончания переходного процесса. Одним из способов реализации таких схем является использование линий задержки для оценки времени окончания переходного процесса. Задержка должна соответствовать худшему случаю работы части схемы. Такое решение, в отличие от синхронных схем, где скорость работы соответствует наихудшему случаю работы всей схемы, позволяет ограничить скорость работы наихудшим случаем работы только отдельного блока.

Преимущества самосинхронного подхода

Рассмотрим более подробно преимущества самосинхронных схем по сравнению с синхронными. Скорость работы синхронной схемы определяется следующими параметрами (см. рис. 3):
– временем распространения сигнала по самой медленной цепи;
– учетом наихудших условий по температуре и напряжению питания;
– наихудшим случаем технологического разброса параметров при производстве микросхемы;
– нарушением целостности сигнала в результате скачков напряжения и перекрестных наводок;
– расфазировкой и дрожанием фронта тактового сигнала [2].

Рис. 3. Влияние различных факторов на скорость работы схемы

Из рисунка 3 можно сделать заключение, что скорость работы самосинхронной схемы выше в результате отсутствия задержек, вызванных разбросом параметров тактового дерева, и отсутствием необходимости учитывать наихудшие условия работы и возможный технологический разброс параметров.
Для определения худшего случая в синхронных схемах выделяют так называемую критическую цепь с наибольшей задержкой и стараются ее оптимизировать. На рисунке 4 показан пример структурной схемы устройства с разветвлением блоков, причем блок В используется редко и имеет большую задержку. Для синхронных схем лимитирующей цепью (по которой будет рассчитан худший случай) является А–В–Г. Самосинхронная схема будет работать в этом случае быстрее, т.к. в большинстве случаев станет использоваться блок Б, и задержка будет определяться цепью А–Б–Г.

Рис. 4. Определение критического пути

Еще одним фактором снижения скорости работы синхронных схем является разброс параметров тактового дерева [4]. На рисунке 5 показаны два блока с задержками прихода тактовых сигналов. Как видно из рисунка, при такой расфазировке тактовых сигналов возникает дополнительная потеря времени, которую необходимо учитывать при расчете частоты работы схемы.

Рис. 5. Расфазировка тактового дерева

Самосинхронные схемы обеспечивают низкое энергопотребление в результате того, что переключения в них возникают только по мере поступления данных, а не на каждый такт, как в синхронных схемах. Энергопотребление снижается также за счет отсутствия сильноразветвленных цепей распространения тактового сигнала с высокими требованиями к задержкам.
В качестве примера можно рассмотреть процессорное ядро ARM996HS, разработанное фирмой Handshake Solution [5] и имеющее в 2,8 раз меньшее энергопотребление по сравнению со своим синхронным аналогом ARM968E-S при той же производительности. Кроме того, самосинхронный процессор имеет меньшие в 2,4 раза токовые выбросы во время работы.
Из-за определенной частоты переключения транзисторов синхронные схемы характеризуются наличием электромагнитного излучения. Такое излучение может влиять на другие устройства, расположенные рядом. В самосинхронных схемах это излучение намного ниже, поскольку нет постоянной частоты переключений, вследствие чего спектр излучения таких схем более плоский.
В настоящее время широкое распространение получили смарт-карты и другие устройства защиты персональной информации, имеющие алгоритмы криптозащиты данных. Используя методы анализа тока потребления таких устройств [6], можно определить, какая именно инструкция выполняется в данный момент; таким образом, алгоритм шифрования становится уязвимым. На рисунке 6 показаны зависимости тока потребления во времени в процессоре для двух различных команд — с помощью анализа этих данных можно восстановить выполняемую программу. Самосинхронные схемы имеют естественную защиту от такого вида взлома из-за сниженных пиков тока.

Рис. 6. Временная диаграмма потребления тока для двух различных команд

Недостатки самосинхронного подхода

К недостаткам самосинхронных схем можно отнести более сложные требования к процессу проектирования схемы. Если при синхронном проектировании работа велась с отдельными сигналами и синхронизация осуществлялась за счет общего тактового сигнала, то в самосинхронных схемах такой подход не применим. При разработке этих схем необходимо использовать канал, через который осуществляется передача данных, сигнала запроса и подтверждения между блоками. С его помощью осуществляется передача данных между двумя блоками и синхронизация их работы. Соединить вместе несколько блоков невозможно без использования специальных компонентов, обрабатывающих сигналы запроса и подтверждения. Кроме того, для синхронизации работы схемы в целом необходимо использовать дополнительные сигналы. Все это требует изменения мышления разработчика. Попытки сделать автоматический синтез самосинхронных схем из синхронного описания не приносят вполне удовлетворительного результата, хотя такой подход тоже возможен.
Дополнительные сложности при проектировании самосинхронных схем вызывает так называемый эффект блокировки (deadlock). Такой эффект наблюдается, если несколько блоков охвачено логическими обратными связями и ждет сигналов подтверждения друг от друга для продолжения работы. Происходит блокировка работы схемы, и для последующей правильной работы необходимо произвести ее сброс. Такие связи могут быть неявными и охватывать большое количество связанных блоков. Ошибки, относящиеся к блокировке работы схемы, обнаруживаются и устраняются на этапе ее проектирования в результате анализа и моделирования работы конкретных блоков.
Необходимо также отметить сложности проектирования самосин­хронных схем в результате недостаточного количества современных САПР для разработки. Существующие САПР, разработанные для синхронных схем, не позволяют проверить схему на нарушения самосинхронности. Специализированные среды разработки основаны на собственных языках описания аппаратуры, они только начинают появляться, и на данный момент еще нет четких методик проектирования.
В заключение стоит отметить, что рассмотренные преимущества самосинхронных схем перед синхронными открывают большие перспективы их применения, но без поддержки современными средствами автоматизированного проектирования процесс разработки и полномасштабного тестирования таких схем становится затруднительным.

Литература

1. International Technology Roadmap for Semiconductors 2007. Design//www.itrs.net.
2. Alexander Taubin, Jordi Cortadella, Luciano Lavagno, Alex Kondratyev and Ad Peeters. Design Automation of Real-Life Asynchronous Devices and Systems in Foundations and Trends(r) in Electronic Design Automation — Vol.2, No.1, September, 2007., pp.1—133.
3. Karl Fant, Logically Determined Design: Clockless System Design with NULL Convention Logic, Wiley-Interscience, 2005.
4. Endecott P.B., Processor Architectures for Power Efficiency and Asynchronous Implementation, MSc Thesis, Dept. of Computer Science, University of Manchester, 1993.
5. www.arm.com.
6. Zhongchuan Yu. An Investigation into the Security of Self-Timed Circuits. PhD Thesis, Dept. of Computer Science, University of Manchester, 2004.



Вы можете скачать эту статью в формате pdf здесь.
Оцените материал:

Автор: Алексей Бумагин, к. т. н., Алексей Гондарь, Михаил Куляс, Александр Руткевич, Владимир Стешенко, к. т. н., Аль-Мехди Тайлеб, Григорий Шишкин, ЗАО «Ди Эс Технолоджи»



Комментарии

0 / 0
0 / 0

Прокомментировать





 
 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2017 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты