Вход |  Регистрация
 
 
Время электроники Среда, 20 ноября
 
 


Это интересно!

Ранее

Моделирование СВЧ-транзистора на основе эпитаксиальной гетероструктуры (HEMT) с помощью САПР Synopsys Sentaurus TCAD

В статье проиллюстрированы возможности инструментов приборно-технологического моделирования нового поколения на реальном примере. Использование моделирования позволяет ускорить разработку, оптимизировать технологический процесс без производства тестовых партий устройств, улучшить параметры получаемых приборов и, как результат, снизить стоимость конечного продукта.

Введение в проектирование маломощных схем

В статье рассматриваются факторы, влияющие на энергопотребление, и способы снижения потребляемой мощности. Основное внимание уделяется процессору и его окружению, т.к. именно эти компоненты потребляют большую часть мощности. Кроме того, обсуждаются вопросы выбора процессора.

Тепловой расчет устройств силовой электроники. Часть 1

В первой части статьи рассматриваются рабочие характеристики повышающего преобразователя для питания сильноточных белых светодиодов и стандартного силового дросселя в условиях высоких температур. На этих примерах подробно обсуждаются методы расчета и измерения теплового сопротивления и теплоемкости подобных устройств относительно окружающего воздуха.

Реклама

По вопросам размещения рекламы обращайтесь в отдел рекламы

Реклама наших партнеров

 

3 января

Выбор системы синхронизации: кварц или тактовый генератор?

В статье рассматриваются варианты построения системы синхронизации с использованием кварцевых генераторов, управляемых напряжением кварцевых генераторов и микросхем тактовых сигналов. Обсуждаются особенности асинхронной и синхронной систем тактирования. Определены критерии выбора системы синхронизации, наиболее полно отвечающей требованиям конкретного приложения. Статья представляет собой перевод [1].




Введение

Подбор подходящего компонента для конкретного приложения зависит от ряда факторов, в частности от того, должен ли тактовый сигнал быть синхронизирован с внешней опорной частотой, от архитектуры процессора и высокоскоростных микросхем последовательной передачи данных, а также от требований к рабочей частоте и минимальной величине джиттера для конечного приложения. В высокопроизводительных приложениях малый джиттер и низкий уровень фазового шума являются критичными требованиями, т.к. эти параметры напрямую влияют на частоту битовых ошибок в системах последовательной передачи данных и на отношение сигнал/шум АЦП.
Проектирование аппаратной части высокоскоростных приложений, таких как сетевые устройства, системы беспроводной передачи, системы видеотрансляции, а также тестовые системы, становится все более сложным процессом, т.к. разработчикам нужно закладывать в проект поддержку растущего числа стандартов, протоколов и спецификаций. Несколько примеров могут проиллюстрировать эту тенденцию. Разрабатываемые в последнее время сетевые устройства должны поддерживать не только протоколы SONET/SDH и Ethernet, но также обеспечивать передачу видео высокого разрешения. Оборудование для трансляции видео, которое выполняет разнообразные функции, включая захват изображения, кодирование, декодирование, обработку и передачу видео, должно поддерживать стандарты NTSC и PAL для того, чтобы обеспечить совместимость с оборудованием по всему миру. Разработка наиболее эффективной архитектуры синхронизации для таких приложений становится важнейшей задачей с целью минимизации времени разработки и уменьшения стоимости материалов и комплектующих.

Асинхронные системы тактирования

Наиболее простым источником тактового сигнала является кварцевый генератор, который формирует единственную тактовую частоту для одного компонента. Кварцевые генераторы часто используются в асинхронных приложениях (пример одного из них показан на рисунке 1). Каждый кварцевый генератор формирует локальную опорную частоту для поддержки двух независимых областей синхронизации. Функционирование системы требует, чтобы частоты генераторов были близки, но не идентичны. Такая архитектура идеальна для приложений с форсированным режимом (burst mode) передачи. Поддержка непрерывной связи требует выполнения подстановки битов или пакетов и управление FIFO-памятью для того, чтобы предотвратить переполнение или потерю данных. Оборудование видеообработки и 10/100/1000 BaseT Ethernet-сетей являются примерами приложений, которые используют асинхронное тактирование.

Рис. 1. Пример системы с асинхронным тактированием

Синхронные системы тактирования

Синхронное тактирование наиболее часто используется в приложениях, которые требуют поддержки непрерывной связи. Задержку в сети и колебания задержки следует минимизировать. Для достижения этого такие приложения как SONET/SDH, синхронный Ethernet (SyncE), системы беспроводной связи и видеопередачи требуют, чтобы источник и приемник работали с одинаковой частотой. На стороне передатчика тактовый сигнал, который обеспечивает синхронизацию канала передачи высокоскоростной микросхемы SerDes (параллельно-последовательного и последовательно-параллельного преобразователя), привязан к высокоточному опорному тактовому сигналу. Как первичный, так и вторичный опорный тактовый сигналы подаются от цент­рализованного источника (например, GPS). Для синхронизации с этим опорным тактовым сигналом, компенсации джиттера тактового сигнала и формирования выходного тактового сигнала для трансивера используют систему ФАПЧ. На стороне приемника для восстановления системного тактового сигнала используется блок восстановления данных и синхронизации (Clock and Data Recovery — CDR). Это устройство в зависимости от приложения может быть либо внешним компонентом, либо реализовано в виде встроенного в трансивер блока. Для корректировки рабочей частоты блока восстановления данных и синхронизации с целью обеспечения быстрого захвата и удержания может быть использован кварцевый генератор.
Восстановленный тактовый сигнал пропускается еще через одну схему ФАПЧ с целью дополнительного деления тактовой частоты. Локальный тактовый сигнал может быть синхронизирован как с данным тактовым сигналом, так и с другим локальным тактовым сигналом, который синхронизирован с централизованным источником тактовой частоты. Этот источник тактового сигнала обеспечивает синхронизацию всех узлов сети. В зависимости от системных требований, для ФАПЧ может потребоваться узкополосная обратная связь для фильтрации нежелательного джиттера тактового сигнала. Пример системы с синхронным тактированием показан на рисунке 2.

Рис. 2. Пример системы с синхронным тактированием

Система ФАПЧ может быть реализована в виде дискретных элементов с использованием микросхемы со встроенным тактовым генератором или управляемого напряжением кварцевого генератора, фазового детектора и фильтра в цепи обратной связи. Такое решение является более предпочтительным, когда требуется достичь минимально возможной величины джиттера и фазового шума. В некоторых приложениях фазовый детектор и генератор подкачки заряда встраиваются в процессор или ASIC, так что для реализации ФАПЧ требуется подключить лишь внешний управляемый напряжением кварцевый генератор и фильтр в цепи обратной связи, как показано на рисунке 3.

Рис. 3. Частичная интеграция ФАПЧ в ASIC

Однако реализация ФАПЧ в виде дискретных элементов имеет много недостатков. Такой вариант построения системы ФАПЧ требует опыта в разработке аналоговых схем и, кроме того, является слишком чувствительным к помехам на печатной плате, поэтому необходима особая тщательность при проектировании как схемы, так и печатной платы устройства. Помимо этого, система ФАПЧ в виде дискретных элементов обычно генерирует единственную выходную частоту. При изменении требуемой тактовой частоты необходимо использовать отдельный управляемый напряжением кварцевый генератор. В некоторых приложениях для формирования всех необходимых тактовых частот требуется использовать несколько кварцевых генераторов, что увеличивает затраты на комплектующие. Для решения этой проблемы в настоящее время предлагаются сдвоенные, счетверенные генераторы, а также управляемые напряжением генераторы с возможностью программирования выходной частоты по интерфейсу I2C для приложений с несколькими тактовыми частотами, например такие как Si571 компании Silicon Laboratories.
Альтернативный подход заключается в использовании микросхемы умножителя тактовой частоты с компенсацией джиттера, которая содержит встроенную схему ФАПЧ. Умножитель тактовой частоты поддерживает синхронизацию с опорным тактовым сигналом, уменьшает нежелательный джиттер и генерирует выходной тактовый сигнал нескольких частот для передатчика. Следует тщательно выбирать такие микросхемы для конкретного приложения, т.к. не все эти устройства имеют одинаковые характеристики. Для высокоскоростных систем последовательной передачи данных только наиболее производительные микросхемы умножителя тактовой частоты отвечают требованиям конечного приложения по величине джиттера. Ключевой характеристикой является максимальная величина генерируемого джиттера, а не его типовая величина. Умножитель тактовой частоты, который устанавливает максимальную величину джиттера, позволяет разработчику аппаратных средств распределять допуски на величину джиттера по всем элементам канала передачи данных и системы синхронизации на печатной плате, что гарантирует нормальное функционирование устройства в любых условиях эксплуатации. Кроме того, необходимо проверить такой параметр микросхемы умножителя тактовой частоты как полоса пропускания обратной связи. Если требуется компенсация джиттера опорного тактового сигнала, то полоса пропускания обратной связи должна быть не более 1 кГц. Необходимо также убедиться, что микросхема умножителя тактовой частоты поддерживает все требуемые схемы распределения частот. Примером умножителя с возможностью регулирования тактовой частоты, который обеспечивает компенсацию джиттера и синтез любых частот, является Si5319 компании Silicon Laboratories.
И, наконец, интегрированное решение предпочтительнее дискретного в случаях, когда необходимо обеспечить системные функции тактового сигнала. Примером таких функций является коммутирование несовпадающих входных тактовых сигналов, при котором тактовый сигнал контролирует качество первичного опорного сигнала и переключает систему на вторичный опорный сигнал при детектировании отклонения параметров первичного тактового сигнала от заданных.
Другим распространенным требованием к системному тактовому сигналу является обеспечение режима удержания, при котором генератор продолжает формировать стабильный выходной тактовый сигнал при отсутствии опорного тактового сигнала. Многоканальный источник тактового сигнала позволяет обеспечить эти требования к системной синхронизации. В таблице 1 приведено руководство по выбору системы синхронизации устройства с использованием кварцевого генератора, управляемого напряжением кварцевого генератора и микросхемы тактового генератора с умножением частот.

Таблица 1. Варианты построения системы синхронизации

 

Кварцевый генератор

Управляемый напряжением кварцевый генератор

Микросхема тактового генератора с умножением частот

Основные функции

Асинхронное тактирование, опорный тактовый сигнал системы восстановления данных и синхронизации

Синхронное тактирование, умножение тактовой частоты/компенсация джиттера как часть дискретной системы ФАПЧ, генерация одного тактового сигнала

Синхронное тактирование, умножение тактовой частоты, компенсация джиттера, генерация нескольких тактовых сигналов, системные функции синхронизации (режим удержания, коммутация несовпадающих сигналов)

Частота

Фиксированная

Непрерывно изменяемая в диапазоне регулирования (обычно ±100 pm)

Конфигурируемая через интерфейс FC или SPI для поддержки большого количества схем распределения частот

Сложность схемы

Низкая

Высокая

Низкая

Степень интеграции

Высокая

Низкая

Высокая

Джиттерный фильтр

Нет

Есть (дискретный)

Есть (интегрированный)

Варианты использования

Когда необходим локальный генератор

Когда требуется обеспечить минимальный фазовый шум/джиттер, система ФАПЧ интегрирована в ASIC/FPGA

Когда интегрированное решение предпочтительнее, требуется компенсация джиттера или тактового сигнала, а также гибкость при выборе частот, системные функции

 

Литература

1. James Wilson. When to use a clock vs. an oscillator//www.dataweek.co.za.



Вы можете скачать эту статью в формате pdf здесь.
Оцените материал:

Автор: Джеймс Уилсон (James Wilson), менеджер по маркетингу, Silicon Laboratories



Комментарии

0 / 0
0 / 0

Прокомментировать





 

Горячие темы

 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2019 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты