IP-ядра 8051 работают в 15 раз быстрее

Польский разработчик IP-ядер DCD выпустил новую версию ядра 8051, работающую в 15 раз быстрее оригинальной.

DP8051 является пятым поколением IP-ядер 8051 в списке достижений Digital Core Design. На тестовой программе Dhrystone 2.1 оно показало быстродействие большее от 11,46 до 15,55 раз, что стало результатом применения конвейерной RISC архитектуры с быстродействием 300 MIPS.

Источник: Digital Core Design

Оптимизированное по скорости 8-битное программное ядро предназначено для работы как с быстрой (обычно на кристалле) так и с медленной (внешней) памятью. Широкий ряд дополнительных функций и периферийных устройств позволяет инженерам адаптировать ядро для конкретных приложений и/или аппаратных требований. Более того, ядро было спроектировано с особым вниманием к отношению потребления к производительности благодаря использованию развитого блока управления питанием (PMU), а также от 2 до 15 источников прерываний, 4 уровней прерываний, 2 указателей данных, USB-устройства, контроллера Ethernet, до 4 таймеров/счетчиков, 2 УАПП, 4 портов ввода-вывода и т.д. В зависимости от конфигурации конструктор может выбрать модуль сравнения/захвата, сторожевой таймер, ведущий/ведомый контроллер шины I2C, Quad SPI, сопроцессор с плавающей запятой или целочисленный сопроцессор.

Результат DP8051 в Dhrystone 2.1 показал превышение скорости от 11,46 до 15,55 раза по сравнению с оригинальным Intel 80C51 на той же частоте. Для сравнения быстродействия ядер был использован один и тот же компилятор Си с одинаковыми настройками. Это быстродействие может быть использовано для устройств с малым энергопотреблением, где частота ядра может быть в 10 раз ниже, чем в оригинальной реализации, без снижения быстродействия.

DP8051 также как и другие IP-ядра 8051 от DCD, имеет встроенную поддержку аппаратного отладчика DoCD, который обеспечивает возможность отладки всей системы на кристалле (СнК). В отличие от других отладчиков на кристалле, DoCD обеспечивает отладку без вмешательства в работающее приложение. Он также эффективно экономит время конструктора, благодаря аппаратной трассировке, названной Instructions Smart Trace buffer (IST). IST перехватывет команды не мешая их выполнению, и поэтому перехватывает адреса не всех исполняемых команд, а только тех из них, которые относятся к началу трассировки, условным переходам и прерываниям. Этот метод не только экономит время, но и позволяет уменьшить размер буфера IST и увеличить историю трассировки. Перехваченные команды читаются программой DoCD-debug, анализируются и представляются пользователю в виде кода ассемблера и соответствующих команд Си.

Источник: EE Times Europe

Оставьте отзывОтмена