Вход |  Регистрация
 
 
Время электроники Четверг, 15 ноября
 
 


Это интересно!

Ранее

Разработка технологии изготовления высокоплотных СВЧ многослойных печатных плат

В настоящее время востребованными становятся печатные платы, изготовленные из материалов, рассчитанных на работу в диапазоне частот 1…20 ГГц (и более). Использование таких материалов требует освоения новых технологических методов формирования рисунка слоев и структуры МПП. В статье описывается технология изготовления СВЧ МПП с использованием метода полностью аддитивного формирования слоев, разработанного в ФГУП ИТМ и ВТ. Изготовление опытных образцов по данной технологии освоено на производственном участке ОАО НИЦЭВТ.

Освоение техпроцесса прямой металлизации

При освоении любого нового техпроцесса технологам приходится сталкиваться с целым рядом проблем. Автор статьи, опубликованной в журнале «Производство электроники» 3/2008, делится с коллегами опытом, полученным при внедрении технологии создания токопроводящего слоя в сквозных отверстиях многослойных печатных плат.

Альтернативные методы изготовления печатных плат. Часть 3

Завершение обзора наиболее распространенных методов изготовления печатных плат, начатого в журнале «Производство электроники» №1, 2 2008. В этом номере рассматриваются методы формирования проводящего подслоя в отверстиях ПП, а также составы и способы нанесения финишных покрытий.

 

23 апреля

IMEC показала 22-нм память SRAM, изготовленную с применением EUV-литографии

Литография в «жестком» ультрафиолетовом диапазоне (EUV) позволила исследователям создать, по их утверждению, первую в мире работоспособную память типа SRAM, используя 22-нм техпроцесс CMOS.



Я

чейки памяти состоят из транзисторов FinFET. Два слоя в структуре чипа сформированы с применением экспериментальной версии оборудования для EUV-литографии производства компании ASML (первая иллюстрация).

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

На второй иллюстрации показан массив ячеек SRAM после завершения одного из этапов техпроцесса. Площадь одной ячейки составляет 0,099 мм2, что вдвое меньше, чем площадь такой же ячейки, изготовленной с соблюдением норм 32 нм.

В своей работе IMEC сотрудничает с Intel, Micron, Panasonic, Samsung, TSMC, Elpida, Hynix, Powerchip, Infineon, NXP, Qualcomm, Sony и STMicroelectronics.

+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

По материалам IMEC

Оцените материал:



Комментарии

0 / 0
0 / 0

Прокомментировать





 

Горячие темы

 
 




Rambler's Top100
Руководителям  |  Разработчикам  |  Производителям  |  Снабженцам
© 2007 - 2018 Издательский дом Электроника
Использование любых бесплатных материалов разрешено, при условии наличия ссылки на сайт «Время электроники».
Создание сайтаFractalla Design | Сделано на CMS DJEM ®
Контакты